随笔分类 -  cadence

Cadence 错误合集
摘要：1.原理图DRC出现如下错误“Duplicate Pin Name "GND" found on Packag” 解决方案：原因是元件引脚重复定义，可以进行重新编号为GND1 GND2 2.拖影 解决方案：Setup-user preferences-display-opengl-disable_o 阅读全文
posted @ 2020-02-17 11:15 东方之巅 阅读(1485) 评论(0) 推荐(0)
二十三、原理图和PCB交互式布局
摘要：上图 在原理图里面直接选择在PCB里面就可以移动了，大功告成 阅读全文
posted @ 2019-10-11 23:46 东方之巅 阅读(735) 评论(0) 推荐(1)
二十二、导入DXF文件
摘要：x 阅读全文
posted @ 2019-10-10 23:45 东方之巅 阅读(750) 评论(0) 推荐(0)
二十一、打开和关闭飞线
摘要：1.打开飞线 2.关闭飞线 阅读全文
posted @ 2019-10-10 13:24 东方之巅 阅读(496) 评论(0) 推荐(0)
二十、生成BOM表
摘要： 阅读全文
posted @ 2019-10-10 13:18 东方之巅 阅读(690) 评论(0) 推荐(0)
四、PCB初始化设置
摘要：1.参数设置Setup-Design Parameters 2.显示设置 3.颜色设置（自定义） 4..栅格设置(走线层将25分为5等份) 阅读全文
posted @ 2019-10-06 23:40 东方之巅 阅读(565) 评论(0) 推荐(0)
三、原理图生成网表并导入PCB放置元件
摘要：1.生成网表 2.成功标志 3.新建PCB文件 4.导入网表至PCB 5.导入网表成功标志 6.创建.psm文件（绘制的封装格式为.dra文件，在PCB里面要以.psm的文件存在） 将丝印做成封装需要产生.fsm文件 打开对应.dra文件，如下图： 查看当前封装的焊盘Tools-Padstack-M 阅读全文
posted @ 2019-10-06 23:15 东方之巅 阅读(2099) 评论(0) 推荐(0)
八、平面分割和敷铜
摘要：1.画分割带Add-Line 2.平面层分隔 3.铜皮赋予网络 阅读全文
posted @ 2019-10-06 23:14 东方之巅 阅读(646) 评论(0) 推荐(0)
七、布线
摘要：1.布线Route-Connect 2.布线调整优化Route-Silde 3.差分线连接思路 先连接两端——后两端再连接 4.走线改变线宽Route-Connect-Options 5.单位切换和原点定位 阅读全文
posted @ 2019-10-06 22:52 东方之巅 阅读(212) 评论(0) 推荐(0)
六、cadence叠层和布线前规则设置详细步骤
摘要：一、叠层设置 1.颜色设置 2.层叠设置setup-cross section，如下图： 3.布线规则设置 a>线宽设置 b>添加差分对logic-Assign Differenital Pair c>驱动差分对 创建差分 类 驱动差分对 （物理的） c>设置最小间距规则（所有的间距规则） 阅读全文
posted @ 2019-10-06 22:18 东方之巅 阅读(2515) 评论(0) 推荐(0)
一、cadence元件库绘制详细步骤
摘要：一、元件库 1.打开如下图标的软件 2.勾选1选项，下次就直接打开，不用选择 3.新建库文件File-New-Library，如下图： 4.新建元件 5.绘制元件 阅读全文
posted @ 2019-10-06 21:10 东方之巅 阅读(2748) 评论(0) 推荐(0)
二、cadence焊盘与封装制作操作步骤详细说明
摘要：一、焊盘制作 1.打开Pad Designer软件，新建文件——设置保存路径和焊盘名称（规范命名） 2.Parameters——设置单位——过孔类型——是否镀金 3.Layers——single layer mode（贴片的勾选）——设置begin layer、soldermask_top（加大0. 阅读全文
posted @ 2018-09-09 22:38 东方之巅 阅读(10266) 评论(0) 推荐(0)