摘要：
1、ICG（insert clk gating）的问题，如果插入比例过低，可以查看未gating的报告，修正原因；比如if else条件是否会让触发器常开，或者说不满足设置的最小插入位宽，因为插入过小的位宽会增大面积，综合考虑可以不加 2、DC如果面积不符合预期，可以参见https://www.ji 阅读全文
posted @ 2024-03-28 09:24
ycai
阅读(153)
评论(0)
推荐(0)
摘要：
1、出现InferLatch错误，检查是否将条件占全了，取消最后一个if条件，留有一线天机；（具体解释不明，定然不是如此） 2、同时钟域信号跨时钟用作条件后，要么不做处理，要么处理成一个条件后再跨时钟，否则容易出现跨时钟再汇聚的警告；本质上还是害怕跨时钟过程中出现不同步的现象导致毛刺等问题，不如在本 阅读全文
posted @ 2024-03-22 16:57
ycai
阅读(19)
评论(0)
推荐(0)
摘要：
1、异步电路的输入一般需要从DFF打一拍得来，也就是输入尽可能采用reg型，否则可能产生不必要的毛刺，在仿真中看不到glitch结果，但会导致波形错误跳变； 2、在用if描写一些条件时，比如计数器之类（优先考虑清零条件）； 3、跨时钟的处理，一般分为几种，（打拍，握手，fifo）比较经典，这里引入一 阅读全文
posted @ 2024-03-19 09:25
ycai
阅读(12)
评论(0)
推荐(0)
摘要：
在linux中，如果不能直接传输图片进去，那么可以通过使用txt再将文本转成bmp的方式达到传入图片的目的。 将图片转成bmp文件的网址：https://cdkm.com/cn/png-to-bmp 将bmp转成txt的代码，perl语言： #!/usr/bin/perl#use strict;us 阅读全文
posted @ 2023-11-10 17:27
ycai
阅读(40)
评论(0)
推荐(0)
摘要：
对于Excel中单元格进行选择,且对应选项有不同的背景色,可以通过先设置数据中的数据验证,设置不同的选项;再通过条件格式,当单元格内数据是某个值时,背景色对应改变； 阅读全文
posted @ 2023-11-10 16:50
ycai
阅读(14)
评论(0)
推荐(0)
摘要：
查看一段时间内信号边沿等信息: view-》 signal event Ctrl+F定位信号所在schematic中的位置 Verdi左下角有个message,可以显示信号驱动的逻辑,而使用1oad默认只显示第一个 在代码里使用x作用是在信号下方,直接显示其值,实时更新,但没有波形方便 在波形中使用 阅读全文
posted @ 2023-11-10 16:48
ycai
阅读(279)
评论(0)
推荐(1)
摘要：
Vim 中命令 ：: set cuc显示光标当前位置 : set filetype-verilog将文件按照Verilog配置来显示 //可以复制.vim文件夹来配置vim : %! xxd可以将当前文件内容转成可读的十六进制格式 Terminal 命令:G-d xx xx通过gvim比较两个文件的 阅读全文
posted @ 2023-11-10 16:41
ycai
阅读(21)
评论(0)
推荐(0)
浙公网安备 33010602011771号