会员
众包
新闻
博问
闪存
赞助商
HarmonyOS
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
太行山
博客园
首页
新随笔
联系
订阅
管理
PLL输出怎么不能配置成我想要的时钟
如下图,我的clk_out7想配置成160M,十几输出变为了150M
posted @
2016-04-20 14:08
太行山
阅读(
408
) 评论(
0
)
收藏
举报
刷新页面
返回顶部
公告