摘要:
User: fpga 低频模块和高频模块之间单脉冲信号传输 verilog Kimi: 在 FPGA 里,低频时钟域(<几十 MHz)和高频时钟域(>100 MHz)之间如果只用一根线传“单脉冲”,最核心的问题是: 高频域对这根线的采样窗口非常窄,低频脉冲很容易被“漏采”;而低频域又承受不了高频亚稳 阅读全文
posted @ 2026-01-20 21:26
xxiaobai
阅读(11)
评论(0)
推荐(0)
摘要:
User: microblaze是怎么通过把数据通过axi总线给到ip的 Kimi: MicroBlaze 把数据“送”给 IP 并不是靠一根信号线,而是靠“AXI 总线协议”在地址空间上完成一次标准读写。只要 IP 核在 Vivado 里被挂到同一根 AXI 总线(通常是 AXI4-Lite 或 阅读全文
posted @ 2026-01-20 21:25
xxiaobai
阅读(30)
评论(0)
推荐(0)

浙公网安备 33010602011771号