FPGA input_output delay 时序约束
摘要：
input delay / output delay 约束 input delay :数据相对于时钟Launch沿的相位关系 output delay:数据相对于时钟Capture沿的相位关系 1 系统同步：System Synchronous Interface 系统同步，时钟信号在系统级上同源， 阅读全文
posted @ 2020-05-11 21:55 xuxinnice 阅读(2166) 评论(0) 推荐(0)
浙公网安备 33010602011771号