薛定谔的猫冫

摘要：UVM(Universal verification methodology)简介 所有的验证方法学服务目的都在于提供一些可以重用的类来减轻在项目之间水平复用和垂直复用的工作量 UVM类库地图 > P260 类库地图的分类： 核心基类 工厂(factory)类 事务(transaction)和序列( 阅读全文

摘要：1. 接口 interface 接口可以用作设计，也可以用作验证 在验证环境中，接口可以使得链接编的简洁而不易出错 interface和module的使用性质很像，可以定义端口，也可以定义双相信号；它可使用initial和always，也可以定义func和task interface可以在硬件环境和 阅读全文

摘要：Stimulator实现考虑要素——register initiator 其存起接口上cmd的默认状态应该为idle，但cmd_addr、cmd_data_in并为指出默认值应该为何值，所以可以考虑给出随机数值测试DUT的接口协议稳定性 Stimulator实现考虑要素——Formatter res 阅读全文

摘要：一 数据类型 内建数据类型 verilog中，对于触发器，锁存器用reg类型，对于reg，会被综合成register，latch wire，做连接 sv中，logic可以被综合为reg或wire，logic如果在验证环境，只会作为单纯的变量进行赋值操作。 verilog & sv区别： verilo 阅读全文

摘要：一 芯片开发概述 开发流程： 1. 从市场人员与客户沟通开始 2. 系统设计人员按照功能划分为各个子系统 3. 子系统被进一步划分为功能模块，并由设计团队实现 4. 验证人员对设计功能展开验证，发现设计缺陷，交由设计人员修正 5. 验证没有出现漏洞后，交由后端人员进行综合、布局、布线 6. 后端人员 阅读全文