2022年7月31日
异步fifo读写频率差的太大问题
摘要： 就是类似于常见的结构中，在internal register 和 memory之间加Cache一样。设计的目标是，就FIFO本身而言，必须保证其current_state是 能被正确识别的， 所以为了增加FIFO工作的稳定度和流畅性，不会让两个速度差别太大的domain直接连在FIFO两端，而是通过 阅读全文
posted @ 2022-07-31 12:12 xkxxxxzzz 阅读(472) 评论(0) 推荐(0)