在RTL级修holdtime违例

记录一次调FPGA时序的简单过程 - 知乎 (zhihu.com)

加一对非门可能会被优化掉

加一级寄存器改变布局布线后可能组合逻辑会变长，解决hold违例