宏定义·define及模块间参数传递

【基本知识】verilog中 `define 的使用 - 要努力做超人 - 博客园 (cnblogs.com)

posted @ 2022-02-25 10:01 xkxxxxzzz 阅读(93) 评论(0) 收藏举报

刷新页面返回顶部