2023年4月20日
【FPGA】MIG IP核使用时出现的问题
摘要： 我在使用MIG IP核进行数据的读写的时候出现了一个问题。 我使用了两个数据生成器来生成写入DDR的数据，它们两个写入的时序一模一样，但是数据读出的时候发现其中一个数据生成器的第一个数据并没有写进去。 截图如下， 使用自己写的conv_data_generator生成的数据 （输入时序） （输出时序 阅读全文
posted @ 2023-04-20 21:19 dacon132 阅读(382) 评论(0) 推荐(0)