小杨山人

摘要： 把握DCM、PLL、PMCD 和MMCM 知识是稳健可靠的时钟设计策略的基础。 赛灵思在其FPGA 中提供了丰富的时钟资源，大多数设计人员在他们的FPGA 设计中或多或少都会用到。不过对FPGA设计新手来说， 什么时候用DCM、PLL、PMCD 和MMCM 四大类型中的哪一种，让他们颇为困惑。赛灵思 阅读全文

摘要： 8B/10B编码是目前高速串行通信中经常用到的一种编码方式，直观的理解就是把8bit数据编码成10bit来传输，为什么要引入这种机制呢？其根 本目的是“直流平衡”。当高速串行流动逻辑1或逻辑0有多个位没有产生变化时，信号的转换就会因为电压位阶段关系而造成信号错误，直流平衡的最大好处便是 可以克服以上 阅读全文

摘要： 在xilinx系列的FPGA中，内部时钟通常由DCM或者PLL产生。PLL与DCM功能上非常相似，都可以实现倍频，分频等功能，但是他们实现的原理有所不同。 首先，需要知道，不管是DCM还是PLL，都是属于CMT（时钟管理模块），对于不同的芯片，CMT的个数也是不一样的，就以作者所用的45T来说： 也 阅读全文