Open Verification Library (OVL)是一个特性检查器的库，用于检查使用流行硬件描述语言 (HDL)编写的数字电路。OVL当前由Accellera维护。

应用

　　OVL将检查电路特定特性的模块与电路的正常模块放置在一起。这些特殊的模块被称为检查器，并通过端口绑定到电路信号。检查器的某些功能可以通过调整检查器的参数来修改。OVL检查器验证的典型特性包括：

  • 必须被满足的条件；
  • 必须被满足的条件序列；
  • 永远也不会发生的条件；
  • 正确的数据值（奇数、偶数、特定的范围内等）；
  • 正确的值改变（例如在特定的范围内递增或递减等）；
  • 正确的数据编码（例如独热或独冷等）；
  • 正确的事件时序（在指定的时钟周期内或在触发事件产生的窗口内）；
  • 数据传输的有效协议；
  • 常用构造块的有效行为（例如FIFO等）；

　　根据所选参数的不同，OVL检查器可以作为断言、假设或覆盖点检查器。

　　OVL得以流行的主要驱动力在于它为现存或新设计引入了高层验证概念而又不要求使用新的语言。

支持的语言

　　OVL支持下列硬件描述语言：

  • PSL
  • SystemVerilog
  • Verilog
  • VHDL