随笔分类 -  FPGA设计高阶技巧

使用MATLAB一键制作mif文件
摘要：本文档主要讲解实现一个16384（2^14）点的14位正弦波数据mif格式文件的生成，使用此文件，我们便可以在FPGA上基于直接数字合成（DDS）原理生成标准的正弦波，即实现信号发生器的功能。关于DDS原理的相关内容，请参考由北航出版社出版的《FPGA自学笔记——设计与验证》一书第六章第6.2节—— 阅读全文
posted @ 2018-04-15 12:56 小梅哥 阅读(13726) 评论(1) 推荐(2)
FPGA的时钟质量对设计的影响
摘要：小梅哥编写，未经许可严禁用于任何商业用途 近期，一直在调试使用Verilog编写的以太网发送摄像头数据到电脑的工程（以下简称以太网图传）。该工程基于今年设计的一款FPGA教学板AC620。AC620上有一个百兆以太网接口和一个通用CMOS摄像头接口，因此非常适合实现以太网图传功能。CMOS摄像头接口 阅读全文
posted @ 2017-07-08 09:31 小梅哥 阅读(5988) 评论(0) 推荐(0)
【小梅哥FPGA进阶学习之旅】基于Altera FPGA 的DDR2+千兆以太网电路设计
摘要：DDR2电路设计 在高速大数据的应用中，高速大容量缓存是必不可少的硬件。当前在FPGA系统中使用较为广泛的高速大容量存储器有经典速度较低的单数据速率的SDRAM存储器，以及速度较高的双速率DDR、DDR2、DDR3型SDRAM存储器，DDR系列的存储器都需要FPGA芯片有对应的硬件电路结构支持。对于 阅读全文
posted @ 2017-01-04 21:21 小梅哥 阅读(19456) 评论(0) 推荐(2)
AC6102 DDR2测试工程
摘要：AC6102 DDR2测试工程 本文档介绍AC6102上DDR2存储器基于Verilog代码的测试过程。AC6102上使用了2片16bit的DDR2存储器组成了32bit的硬件总线。虽然是32bit硬件总线，但是我们在使用的时候，也可以只使用其中1片，即16bit模式，忽略对另一片DDR2的读写。因 阅读全文
posted @ 2016-12-16 20:44 小梅哥 阅读(1850) 评论(0) 推荐(0)
AC6102 开发板千兆以太网UDP传输实验2
摘要：AC6102 开发板千兆以太网UDP传输实验 在芯航线AC6102开发板上，设计了一路GMII接口的千兆以太网电路，通过该以太网电路，用户可以将FPGA采集或运算得到的数据传递给其他设备如PC或服务器，或者接收其他设备传输过来的数据并进行处理。 接触过以太网的用户，应该最常听说的是TCP/IP协议， 阅读全文
posted @ 2016-12-16 20:35 小梅哥 阅读(1671) 评论(0) 推荐(0)
AC6102 开发板千兆以太网UDP传输实验
摘要：AC6102 开发板千兆以太网UDP传输实验 在芯航线AC6102开发板上，设计了一路GMII接口的千兆以太网电路，通过该以太网电路，用户可以将FPGA采集或运算得到的数据传递给其他设备如PC或服务器，或者接收其他设备传输过来的数据并进行处理。 接触过以太网的用户，应该最常听说的是TCP/IP协议， 阅读全文
posted @ 2016-12-16 01:09 小梅哥 阅读(4849) 评论(2) 推荐(0)
ALTFP_CONVERT IP使用与仿真
摘要：ALTFP_CONVERT IP使用与仿真 近期项目要使用到整型数据转浮点型数据，将16位的整数转换为单精度浮点数（32bit）。本打算自己写逻辑实现的，不过考虑到本身项目时间紧，能力也有限，就没有贸然行事。再说了，Quartus II软件中也给我们免费提供了专用的浮点转换IP。因此就直接使用该IP 阅读全文
posted @ 2015-05-15 16:55 小梅哥 阅读(2474) 评论(1) 推荐(0)