AD学习笔记（2）

Altium Designer 规则检查(DRC)英汉对照表

1、Error Reporting 错误报告      

（1）Violations Associated with Buses 有关总线电气错误的各类型

Bus indices out of range	总线索引超出范围	错误说明：当为总线分配索引（如总线标签中的 [x..y] 范围）时，索引值超 过了总线实际定义的宽度。例如，若总线宽度为 8 位（0~7），但标签索引使 用 [0..10]，则会触发此错误。索引必须在总线有效范围内（通常从 0 开 始，最大值为总线宽度减 1）。
Bus range syntax errors	总线范围语法错误	错误说明：总线范围的语法格式不正确。例如，总线标签范围应使 [start..end]（如 D[0..7]），但可能出现缺少分隔符（如 .. 写成 .- 或 .. 缺失）、非法字符（如使用 , 代替 ..）或格式不完整（如只有左括号无 右括号）。语法必须严格遵循工具定义的规则
Illegal bus range values	非法总线范围值	错误说明：总线范围中的起始值（start）或结束值（end）为无效数值。 例如： 负值（如 [-1..7]）； 非整数（如 [0.5..7]）； 起始值大于结束值（如 [7..0]，需确保 start ≤ end）。 范围值必须为非负整数，且起始值不大于结束值。
Mismatched bus label ordering	总线标签顺序不匹配	错误说明：总线标签的索引顺序与总线物理连接的顺序不一致。例如，总线信 号按物理顺序连接为 D0、D1、D2，但标签定义为 D[2..0]（反向顺序），而 工具可能要求标签顺序与物理引脚顺序严格对应（正向或反向需统一）。若设 计中存在不一致的标签顺序，会导致信号映射错误。
Mismatched bus widths	总线宽度不匹配	错误说明：相互连接的总线或总线与元件端口的宽度不一致。例如，一条 8 位总线（D[0..7]）连接到一个 16 位端口（Data[0..15]），或导线（单信 号）与总线直接连接而未通过正确接口（如总线缓冲器）。宽度不匹配会导致 电气连接逻辑错误。
Mismatched Bus/Wire object on Wire/Bus	导线/总线上的总线/导线对象不匹配	错误说明：在导线（Wire，单信号）上错误地放置了总线对象（Bus），或在 总线上放置了导线对象。例如，使用总线工具绘制导线，或用导线工具绘制总 线，导致对象类型与实际信号类型（单端 / 总线）不匹配。工具要求总线须 用总线工具绘制，并搭配总线标签定义宽度，导线则用于单信号连接。
Mixed generic and numeric bus labeling	混合通用与数字总线标签	错误说明：总线标签中同时使用了通用标签（如无索引的名称，如 Data）和 数字索引标签（如 Data[0..7]），导致工具无法统一识别总线宽度和信号映 射。例如，同一总线的不同部分标签为 Data 和 Data[0]，工具无法确定总线 的整体宽度和信号对应关系，必须统一使用带索引的范围标签或纯通用标签（ 后者需明确定义宽度）

（2）Violations Associated Components 有关元件符号电气错误

Component has been deleted	元件已被删除	错误说明：原理图中存在已被删除的元件 残留信息（如连线、引脚或标识符），但 未完全从设计中移除。可能由于误删元件 后未同步更新关联的连接关系，或库文件 中元件被删除但原理图未更新，导致 ECR 检查时检测到无效的元件引用。
Component Implementations with invalid pin mappings	引脚映射无效的元件实现	错误说明：元件的原理图符号引脚与实际 模型（如 PCB 封装、仿真模型）的引脚编 号 / 功能不匹配。例如，原理图中引脚 1 定义为信号输入，但 PCB 封装中引脚 1 实际为接地，或不同模型（原理图符号、 封装、仿真模型）的引脚序号 / 功能不一 致，导致电气连接逻辑错误。
Component revision is Out of Date	元件版本过时	错误说明：原理图中使用的元件版本与库 中最新版本不一致（如库文件更新后，原 理图未同步更新元件）。过时的元件可能 缺失新功能、封装变更或引脚定义修改， 导致后续 PCB 设计或制造错误。
Components containing duplicate sub-parts	包含重复子部件的元件	错误说明：多部件元件（如集成多个相同 功能单元的 IC，如 74HC00 包含 4 个与 非门）中存在重复的子部件编号（如两个 “Part A” 或 “Sub-1”）。子部件编号 必须唯一（如 A/B/C 或 1/2/3），重复会 导致实例化时无法正确区分子单元。
Components with duplicate pins	含重复引脚的元件	错误说明：元件符号中存在编号或名称重 复的引脚（如两个引脚均标注为 “1” 或 “GND”）。每个引脚的编号和名称必须 唯一，重复会导致网络表生成错误或电气 连接歧义。
Duplicate Part Designators	重复的元件标识符	错误说明：原理图中多个元件使用了相同 的标识符（如两个电阻均标注“R1”）。 元件标识符（如 U1、R2）是唯一标识，重 复会导致 PCB 布局、BOM 表生成或制造时 无法区分元件。
Extra pin found in component display mode	元件显示模式中发现多余引脚	错误说明：在元件的特定显示模式（如 “隐藏非信号引脚” 模式）下，存在未按 配置隐藏的额外引脚。例如，电源 / 接地 引脚被设置为隐藏，但在原理图中仍显 示，或显示模式配置错误导致无关引脚可 见，影响原理图可读性。
Generic Component	通用元件	错误说明：元件未指定具体型号或参数， 仅使用通用名称（如 “Resistor” “Capacitor”），且未关联封装、值或模 型。设计中需为元件分配具体属性（如 “R1, 10kΩ, 0603”），否则无法进行 PCB 布局或生成制造文件。
Mismatched hidden pin connections	隐藏引脚连接不匹配	错误说明：元件中标记为 “隐藏” 的引脚 （如默认连接到电源 / 地的内部引脚）未 正确连接到目标网络。例如，隐藏的 VCC 引脚未自动连接到原理图中的 “VCC” 网 络，或被错误连接到其他网络，导致电气 规则冲突。
Mismatched pin visibility	引脚可见性不匹配	错误说明：元件引脚的可见性设置（显示 / 隐藏）与设计要求不一致。例如，应显示 的信号引脚被错误隐藏，或应隐藏的测试 引脚被显示，导致原理图中引脚显示混 乱，可能遗漏关键连接。
Missing Component Models	缺失元件模型	错误说明：元件未关联必要的模型文件， 如 PCB 封装（Footprint）、SPICE 仿真 模型、3D 模型等。缺少 PCB 封装会导致 无法生成 GERBER 文件；缺少仿真模型则 无法进行电路仿真，影响设计完整性。
Missing pin found in component display mode	元件显示模式中发现缺失引脚	错误说明：在元件的特定显示模式下，应 显示的关键引脚未正确显示（如因模式配 置错误导致信号引脚被隐藏）。例如，多 部件元件的子部件引脚在切换显示模式时 未加载，导致原理图中引脚缺失，影响连 接正确性。
Sheet Symbol with duplicate entries	含重复条目的图纸符号	错误说明：层次化设计中，图纸符号 （Sheet Symbol，代表子原理图）的 “入口”（Entry）名称重复。每个入口需 唯一标识子原理图的输入 / 输出端口，重 复会导致层次化连接逻辑混乱。
Sheet Symbols with duplicated indexes	索引重复的图纸符号	错误说明：多个图纸符号使用了相同的索 引编号（如两个 Sheet Symbol 均标记为 “1”）。在层次化设计中，图纸符号索引 需唯一，以区分不同的子原理图，重复索 引会导致项目编译错误。
Un-Designated parts requiring annotation	需要注释的未指定部件	错误说明：元件的子部件（如多部件 IC 中的 “Part A”“Part B”）未分配唯一 标识符（如 U1A、U1B）。设计中需通过 “元件注释”（Annotation）为每个子部 件指定唯一标识，未指定会导致 BOM 表不 完整或布局错误。
Unused sub-part in component	元件中未使用的子部件	错误说明：多部件元件中存在未被使用的 子部件（如 74HC00 包含 4 个与非门，仅 使用 3 个）。虽然通常允许未使用子部 件，但可能提示设计冗余，或需检查是否 遗漏必要连接（如未使用子部件的引脚是 否悬空处理）。

（3）Violations Associated with Documents 有关文档相关的错误

Ambiguous Device Sheet Path Resolution	设备图纸路径解析不明确	错误说明：当项目中存在多个同名的子原理图或图纸符号链接到不明确的路径 时，工具无法唯一解析其对应的文档位置。例如，不同文件夹下存在同名的子 原理图，或图纸符号的 “Sheet Path” 属性配置错误，导致编译时无法确定 正确的关联文档。
Circular Document Dependency	循环文档依赖	错误说明：项目中的文档（如原理图）形成环形依赖关系（如 Sheet1 调用 Sheet2，Sheet2 又调用 Sheet1），导致层次化设计无法正确展开。循环依赖 会破坏项目的层次结构，引发编译错误或逻辑混乱。
Missing child sheet for sheet symbol	图纸符号缺少子原理图	错误说明：层次化设计中，图纸符号（代表子原理图）未关联对应的子原理图 文件。例如，放置了一个图纸符号并指定链接到 “SubSheet.SchDoc”，但该 文件不存在或已被删除，导致链接失效，无法生成层次化网络表。
Multiple Top-Level Documents	多个顶层文档	错误说明：项目中存在多个被定义为 “顶层原理图” 的文档（通常通过 “Project Options” 设置）。一个项目只能有一个顶层原理图（主设计文 件），多个顶层文档会导致编译时无法确定设计入口，引发冲突。
Port not linked to parent sheet symbol	端口未链接到父图纸符号	错误说明：在层次化设计中，子原理图的输入 / 输出端口（Port）未与父原理 图中对应的图纸符号入口（Sheet Entry）正确关联。例如，子原理图的端口 名称为 “IN1”，但父图纸符号的入口名称为 “INPUT1”，名称不一致导致 端口无法链接，电气规则检查失败。
Sheet Entry not linked to child sheet	图纸入口未链接到子原理图	错误说明：父原理图中的图纸符号入口（Sheet Entry）未正确映射到子原理 图的对应端口。可能是子原理图的端口名称与入口名称不匹配，或子原理图被 删除 / 重命名后未更新入口链接，导致层次化连接中断。
Sheet Names Clash	图纸名称冲突	错误说明：项目中存在同名的原理图文件（包括子原理图），或图纸符号的名 称与实际子原理图名称不一致。 例如，两个不同的原理图均命名为 “Main.SchDoc”，或图纸符号标注为 “Sub.SchDoc” 但实际子图名为 “Sub1.SchDoc”，导致文档识别错误

（4）Violations Associated with Harnesses  与线束相关的违规

Conflicting Harness Definition	冲突的线束定义	错误说明：在设计中，对于同一个线束可能存在相互矛盾的定义。例如，在不 同的地方对同一线束的规格、连接方式或功能描述不一致，这会导致系统无法 准确识别该线束的具体属性和用途。
Harness Connector Type Syntax Error	线束连接器类型语法错误	错误说明：在定义线束连接器类型时，使用的语法不符合软件规定的标准。比 如，连接器类型的名称可能包含了非法字符，或者类型定义的格式不正确，从 而使软件无法正确解析该连接器类型。
Invalid Connection to a Harness Connector	与线束连接器的无效连接	错误说明：尝试将不兼容的线路或元件连接到线束连接器上。例如，连接的信 号类型与连接器支持的信号类型不匹配，或者连接的物理接口规格与连接器不 相符，这样的连接无法实现预期的电气或机械功能。
Missing Harness Type on Harness	线束缺少线束类型	错误说明：在线束的定义中，没有明确指定该线束所属的类型。线束类型可以 用来区分不同功能、规格或应用场景的线束，缺少类型定义会使线束的管理和 识别变得困难。
Multiple Harness Types on Harness	线束存在多个线束类型	错误说明：为同一个线束指定了多个不同的线束类型，这会造成混淆，因为一 个线束通常应该只对应一种明确的类型，以准确描述其特性和用途。
Unconnected Harness Entry	未连接的线束入口	错误说明：在线束设计中，存在一些线束入口没有与任何线路或元件进行连 接。这可能会导致部分功能无法实现，或者在实际应用中出现信号中断等问 题。
Unknown Harness Type	未知的线束类型	错误说明：在设计中使用了软件无法识别的线束类型。可能是因为该类型没有 在系统的库文件中进行定义，或者输入的类型名称有误，使得软件无法对该线 束进行正确的处理和分析。

（5）Violations Associated with Nets 与网络相关的违规

Adding hidden net to sheet	向图纸添加隐藏网络	错误说明：在设计图纸时，将隐藏网络添加到了当前图纸中。隐藏网络通常用 于特殊目的，随意添加可能会导致电路设计的混乱，影响网络的清晰性和可维 护性。
Adding Items from hidden net to net	将隐藏网络中的项目添加到普通网络	错误说明：把隐藏网络中的元件或连接关系添加到了普通网络中，可能会破坏 普通网络的原有结构和逻辑，导致电气连接出现问题。
Bus Object on a Harness	线束上出现总线对象	错误说明：线束通常用于整理和管理多根导线，而总线是一种特殊的信号传输 方式。在线束上放置总线对象，会造成设计概念的混淆，不符合正常的设计规 则。
Differential Pair Net Connection Polarity Inversed	差分对网络连接极性反转	错误说明：差分对信号传输需要特定的极性，若正负极性接反，会导致信号失 真、干扰增加等问题，影响电路的正常工作。
Differential Pair Net Unconnected To Differerential Pair Pin	差分对网络未连接到差分对引脚	错误说明：差分对网络应该与对应的差分对引脚相连，若未连接，差分信号无 法正常传输，会使相关电路功能失效。
Differential Pair Unproperly Connected to Device	差分对未正确连接到器件	错误说明：差分对与器件的连接方式可能不符合器件的要求，例如连接位置错 误、连接顺序错误等，会影响器件的性能和电路的稳定性。
Duplicate Nets	重复的网络	错误说明：在设计中存在名称相同的网络，这会导致网络连接的混乱，软件在 进行电气规则检查和后续处理时可能无法正确区分不同的连接关系。
External and Schematic Net Names are Unsynchronized	外部网络名称和原理图网络名称不同步	错误说明：当设计涉及到外部文件（如 PCB 文件）与原理图交互时，网络名 称不一致，会造成信息传递的错误，影响从原理图到 PCB 的转换和设计的一 致性。
Floating net labels	浮动的网络标签	错误说明：网络标签没有正确连接到实际的网络上，处于 “浮动” 状态。这 可能会导致网络连接错误，因为软件无法确定该标签对应的实际连接。
Floating power objects	浮动的电源对象	错误说明：电源对象（如电源符号）没有与实际的电源网络正确连接，处于 “浮动” 状态，无法为电路提供稳定的电源，会影响电路的正常工作。
Global Power - Object scope changes	全局电源对象作用域改变	错误说明：全局电源对象的作用范围被不恰当修改，可能会导致部分电路无法 获得正确的电源供应，或者电源供应范围超出预期。
Harness Object on a Bus	总线上出现线束对象	错误说明：总线和线束有不同的设计用途和概念，在线束上放置总线对象会造 成设计的混淆，不符合正常的设计规范。
Harness Object on a Wire	导线上出现线束对象	错误说明：导线用于传输单个信号，而线束用于管理多根导线，在导线上放置 线束对象不符合设计逻辑，会导致设计混乱。
Missing Negative Net in Differential Pair	差分对中缺少负网络	错误说明：差分对由正网络和负网络组成，缺少负网络会使差分信号无法完整 传输，影响电路性能。
Missing Positive Net in Differential Pair	差分对中缺少正网络	错误说明：同理，缺少正网络也会导致差分信号无法正常传输，影响电路的正 常工作。
Net Parameters with no name	无名称的网络参数	错误说明：网络参数用于描述网络的特性，没有名称的参数无法被正确识别和 引用，会影响设计的准确性和可维护性。
Net Parameters with no value	无值的网络参数	错误说明：网络参数有名称但没有具体的值，这样的参数无法提供有效的信 息，对设计没有实际意义。
Nets containing floating input pins	包含浮动输入引脚的网络	错误说明：输入引脚处于 “浮动” 状态，即没有连接到确定的信号源，会导 致该引脚的电平不确定，可能会使电路产生错误的逻辑输出。
Nets containing multiple similar objects	包含多个相似对象的网络	错误说明：网络中存在多个功能或属性相似的对象，可能会导致信号干扰、逻 辑冲突等问题，影响电路的正常工作。
Nets with multiple names	具有多个名称的网络	错误说明：一个网络应该只有一个唯一的名称，多个名称会导致网络连接的混 淆，软件在处理时可能无法准确识别网络的连接关系。
Nets with no driving source	无驱动源的网络	错误说明：网络没有与之相连的驱动源（如信号发生器、电源等），无法产生 有效的信号，该网络上的元件无法正常工作。
Nets with only one pin	只有一个引脚的网络	错误说明：网络通常需要连接至少两个引脚才能形成有效的电气连接，只有一 个引脚的网络没有实际的电气意义。
Nets with possible connection problems	可能存在连接问题的网络	错误说明：软件检测到该网络的连接存在潜在的问题，如连接不稳定、连接路 径不合理等，但无法明确具体错误，需要进一步检查。
Same Net used in Multiple Differential Pairs	同一网络用于多个差分对	错误说明：差分对需要独立的网络来传输信号，同一网络用于多个差分对会导 致信号干扰和混乱，影响差分信号的正常传输。
Sheets containing duplicate ports	包含重复端口的图纸	错误说明：在图纸中存在名称相同的端口，会导致端口连接的混淆，软件在处 理端口连接时可能无法正确识别。
Unconnected objects in net	网络中存在未连接的对象	错误说明：网络中的某些元件或连接点没有与其他部分正确连接，会导致该网 络的电气连接不完整，影响电路的正常工作。
Unconnected wires	未连接的导线	错误说明：导线没有与其他元件或网络正确连接，处于 “悬空” 状态，无法 实现信号的传输。

（6）Violations Associated with Others  其他方面相关的违规

Duplicated project files	重复的项目文件	错误说明：在项目中存在文件名或内容相同的文件。这可能会导致项目管理混 乱，在进行文件操作（如保存、更新、查找等）时，软件难以区分不同的文 件，也可能会造成资源浪费，同时增加了文件版本管理的难度。
Fail to add alternate item	添加替代项失败	错误说明：在设计过程中，可能会需要为某些元件、参数或设置添加替代项， 以满足不同的设计需求或应对特殊情况。当添加替代项的操作无法成功完成 时，就会出现该错误。可能的原因包括替代项的格式不符合要求、替代项与现 有设计冲突、软件内部出现错误等。
Floating Directive Object	浮动的指令对象	错误说明：指令对象（如特殊的设计指令、注释等）没有正确关联到具体的设 计元素或位置，处于 “浮动” 状态。这会使得指令对象的作用不明确，无法 准确传达设计意图，也可能会影响到设计的一致性和可读性。
Incorrect link in project variant	项目变体中的链接错误	错误说明：项目变体通常用于管理同一项目的不同版本或配置。当项目变体中 存在链接错误时，可能是链接的文件、元件、参数等无法正确找到或关联。例 如，链接的文件路径发生了变化、链接的元件被删除或重命名等，都会导致 项目变体无法正常工作。
Object not completely within sheet boundaries	对象未完全位于图纸边界内	错误说明：设计中的某些对象（如元件、注释、图形等）部分或全部超出了图 纸的边界。这可能会影响到设计文件的打印、查看和共享，因为超出边界的部 分可能无法正常显示或被忽略。同时，也不符合设计的规范性和美观性要求。
Off - grid object	偏离网格的对象	错误说明：在设计软件中，通常会有网格作为定位的参考。当对象没有准确地 对齐到网格上时，就会出现该错误。偏离网格的对象可能会导致布局不整齐， 影响设计的美观性和可读性，在进行自动布线等操作时也可能会出现问题。

（7）Violations Associated with Parameters  与参数相关的违规

Same parameter containing different types	同一参数包含不同类型	错误说明：在设计里，针对同一个参数赋予了不同的数据类型。例如，在某个 电路元件的属性设置中，对于 “电阻值” 这个参数，一部分设置为数值类型 （如 100），另一部分却设置为文本类型（如 “一百”）。这会让软件在处 理该参数时产生混淆，无法确定按照哪种类型来进行计算、分析或者存储，进 而影响到设计的准确性和一致性，还可能在后续的设计流程（如仿真、制造文 件生成等）中引发错误。
Same parameter containing different values	同一参数包含不同值	错误说明：同一个参数在不同地方被赋予了不同的值。比如在一个多页原理图 或者层次化设计中，某个元件的 “额定电压” 参数，在一页原理图中设置为 5V，在另一页却设置为 12V。这会造成设计逻辑的混乱，软件无法明确该参 数的准确值，可能导致在进行电气规则检查、仿真分析时得出错误的结果，也 会给实际生产制造带来困扰，因为不清楚该按照哪个值来选择元件或进行工艺 设计