xiabodan

人生天地之间,若白驹之过郤(隙),忽然而已
  博客园  :: 首页  :: 新随笔  :: 联系 :: 订阅 订阅  :: 管理

随笔分类 -  【FPGA 硬件 设计】

VHDL学习札记：library and Package

摘要：参考：http://www.cnblogs.com/garylee/archive/2012/11/16/2773596.htmlhttp://http://forums.xilinx.com/t5/High-Level-Synthesis-HLS/Getting-from-HLS-RTL-to... 阅读全文

posted @ 2014-08-09 20:02 xiabodan 阅读(580) 评论(0) 推荐(0)

SDRAM控制器

摘要：1 初始化以及load mode 寄存器1 初始化以及load mode 寄存器2 时间表这里会有几个重要的时间周期：3 AUTO REFRESH （自动刷新）4 CAS(CL delay)5 WRITE BURSTTerminating a WRITE Burst6 read with burst... 阅读全文

posted @ 2014-07-16 10:52 xiabodan 阅读(149) 评论(0) 推荐(0)

FPGA笔记-读取.dat文件

摘要：读取.dat图像文件.dat文件是matlab生成的图像文件 initial begin // Initialize Inputs CLK = 0; RST = 1; IMAGE_DATA = 0; BUFFER_WEN = 0; // Wait 100 ns for global re... 阅读全文

posted @ 2014-06-23 21:55 xiabodan 阅读(1259) 评论(0) 推荐(0)

FPGA使用技巧

摘要：1 IOB 为了保证FPGA输入输出接口的时序，一般会要求将输入管脚首先打一拍再使用，输出接口也要打一拍再输出FPGA。将信号打一拍的方法是将信号通过一次寄存器，而且必须在IOB里面的寄存器中打一拍。因为，从FPGA的PAD到IOB里面的寄存器是有专用布线资源的，而到内部其他寄存器没有专用的布线... 阅读全文

posted @ 2014-06-19 18:37 xiabodan 阅读(441) 评论(0) 推荐(0)

FPGA使用技巧

摘要：1 IOB 为了保证FPGA输入输出接口的时序，一般会要求将输入管脚首先打一拍再使用，输出接口也要打一拍再输出FPGA。将信号打一拍的方法是将信号通过一次寄存器，而且必须在IOB里面的寄存器中打一拍。因为，从FPGA的PAD到IOB里面的寄存器是有专用布线资源的，而到内部其他寄存器没有专用... 阅读全文

posted @ 2014-06-19 18:34 xiabodan 阅读(1076) 评论(0) 推荐(0)

EDK中如何使用ISE中生成的IP

摘要：EDK中如何使用ISE中生成的IP：网上上有说这个的文章，但是很复杂，也就是添加bdd文件，其实这些都不需要自己操作的，我们可以在EDK中import 中添加ngc文件，ngc文件就是core generate生成IP时的.ngc文件。 阅读全文

posted @ 2014-06-11 18:11 xiabodan 阅读(231) 评论(0) 推荐(0)

VmodCAM 初始化

摘要：; WIP Last Changed Rev: 2172;************************************************************************************** ; Copyright 2011 Aptina Imag... 阅读全文

posted @ 2014-05-27 20:34 xiabodan 阅读(182) 评论(0) 推荐(0)

Chipscope 仿真VmodCAM IIC程序

摘要：Chipscope 仿真VmodCAM IIC程序：目的：熟悉EDK中建立chipscope注意：zedboard使用digilent USB下载时，chipscope不能和SDK同时使用，否则芯片会死机。要用仿真器烧写程序。1：搭建硬件平台 硬件平台如下所示：具体的EDK设计流程参见XILINX大... 阅读全文

posted @ 2014-05-20 10:47 xiabodan 阅读(337) 评论(0) 推荐(0)

VmodCam top verilog

摘要：`timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////// Company: // Engineer: // // Create Date: 1... 阅读全文

posted @ 2014-05-14 18:21 xiabodan 阅读(334) 评论(0) 推荐(0)

图像融合

摘要：System Generator安装之后可以在Simulink中调用相应的模块进行视觉算法的搭建，我两台电脑上分别是ISE12.3+matlab2010a, ISE10.1+Matlab2010a。需要注意的是ISE和Matlab之间是有型号匹配的。 首先要打开FPGA，打开S... 阅读全文

posted @ 2014-05-06 10:37 xiabodan 阅读(391) 评论(0) 推荐(0)

IEEE Floating Point Standard (IEEE754浮点数表示法标准)

摘要：浮点数与定点数表示法是我们在计算机中常用的表示方法 所以必须要弄懂原理，特别是在FPGA里面，由于FPGA不能像在MCU一样直接用乘除法。定点数首先说一下简单的定点数，定点数是克服整数表示法不能表示实数的缺陷，那么我们就可以通过将实数乘上一个分数来实现，当然要是分数就是2^-i倍数，那么我们的定点数... 阅读全文

posted @ 2014-05-05 17:59 xiabodan 阅读(668) 评论(0) 推荐(0)

一步一步学ZedBoard & Zynq(四)：基于AXI Lite 总线的从设备IP设计

摘要：本帖最后由 xinxincaijq 于 2013-1-9 10:27 编辑一步一步学ZedBoard & Zynq(四)：基于AXI Lite 总线的从设备IP设计转自博客：http://www.eeboard.com/bbs/thread-6206-1-1.html本小节通过使用XPS中的定制IP... 阅读全文

posted @ 2013-12-31 10:18 xiabodan 阅读(537) 评论(0) 推荐(0)

zedboard 中SDK 修改串口设置（波特率。。。。）

摘要：其实在zedboard SDK中不用初始化串口的也就是platform（）可以不写 ，初始化在EDK导入SDK中就写好了 具体看bsp文件夹下面的汇编。但是如果我们想要在SDK中改变串口设置的话，那么就必须在main中添加下面函数 。init_uart(){#ifdef STDOUT_IS_PS7... 阅读全文

posted @ 2013-12-30 20:39 xiabodan 阅读(1283) 评论(0) 推荐(0)

FPGA/CPLD设计思想与技巧

摘要：本文讨论的四种常用FPGA/CPLD设计思想与技巧：乒乓操作、串并转换、流水线操作、数据接口同步化，都是FPGA/CPLD逻辑设计的内在规律的体现，合理地采用这些设计思想能在FPGA/CPLD设计工作中取得事半功倍的效果。本文引用地址：http://www.eepw.com.cn/article/... 阅读全文

posted @ 2013-09-03 10:21 xiabodan 阅读(272) 评论(0) 推荐(0)