摘要: 在定义状态机中的状态时,除了可以使用宏(define)或者参数(parameter)声明定义外,还可以使用枚举类型,但是如果对于枚举类型使用不正确的话,极易出现编译仿真均没有报错,但是仿真时状态机跳转异常的情况.本文将针对这种情况进行示例说明并给出解决方法. 1 数据类型 在Verilog中所有的变 阅读全文
posted @ 2018-06-16 12:52 魏老师说IC 阅读(1102) 评论(0) 推荐(0)