计算机组成与体系结构

进制转换 : 略

原码、反码、补码、移码 : 略

计算机结构：

计算机体系结构分类-Flynn：

体系结构类型	结构	关键特性	代表
单指令流单数据流SISD	控制部分：一个 处理器：一个 主存模块：一个		单处理器系统
单指令流多数据流SIMD	控制部分：一个 处理器：多个 主存模块：多个	各处理器以异步的形式执行同一条指令	并行计算机 阵列处理器 超级向量处理机
多指令流单数据流MISD	控制部分：多个 处理器：一个 主存模块：多个	被证明不可能，至少是不实际	目前没有，有文献称流水线计算机为此类
多指令流多数据流MIMD	控制部分：多个 处理器：多个 主存模块：多个	能够实现作业、任务、指令等各级全面并行	多处理机系统 多计算机

CISC与RISC：

指令系统类型	指令	寻址方式	实现方式	其他
CISC（复杂）	数量多，使用频率差别大，可变长格式	支持多种	微程序控制技术（微码）	研制周期长
RISC（精简）	数量少，使用频率接近，定长格式，大部分为单周期指令，操作寄存器，只有Load/Store操作内存	支持方式少	增加了通用寄存器；硬布线逻辑控制为主；适合采用流水线	优化编译，有效支持高级语言

流水线：

→取值→分析→执行→
流水线技术可以把各操作间的空隙时间利用起来
流水线周期为执行时间最长的一段
流水线计算公式为：1条指令执行时间+(指令条数-1) * 流水线周期(用T表示)
①理论公式：(t1+t2+..+tk) + (n-1) * T （用的比较多）
②实践公式:（k+n-1）* T
流水线吞吐率计算： TP = 指令条数/流水线执行时间
流水线最大吞吐率： TP(max)=1/T
流水线的加速比：（完成同样一批任务，不使用流水线所用的时间与使用流水线所用的时间之比称为流水线的加速比。） S=不使用流水线执行时间/使用流水线执行时间
流水线的效率：E=n个任务占用的时空区/k个流水线的总的时空区

层次化存储结构：

速度由慢到快，容量由大到小为：外存（辅存）→ 内存（主存）→ Cache→ CPU
外存：硬盘、光盘、U盘等
Cache：按内容存取，高速缓存
CPU：里面包含寄存器，寄存器容量极小，但运行速度快

Cache：

Cache的功能：提高CPU数据输入输出的速率，突破冯.诺依曼瓶颈，即CPU与存储系统间数据传送带宽限制
在计算机的存储系统体系中，Cache是访问速度最快的层次
使用Cache改善系统性能的依据是程序的局部性原理。

如果h代表Cache的访问命中率，t1代表Cache的周期时间，t2代表主存储器周期时间，以读操作为例，使用“Cache+主存储器”的系统平均周期为t3,则：t3=h*t1+(1-h)*t2,其中（1-h）为失效率（未命中率）。

主存：

主存分为随机存取存储器和只读存储器
主存的编址：内存地址从AC000H到C7FFFH，共有多少K个地址单元？ 计算方法：(C7FFFH+1)-AC000H=1C000H,化成多少K就是1C000/2^10=112
如果该内存地址按字（16bit）编址，由28片存储器芯片构成，已知构成此内存的芯片每片有16K个存储单元，则该芯片每个存储单元存储多少位。计算方法：112K*16=28*16K*x,解得x=4

磁盘：

存取时间=寻道时间+等待时间（平均定位时间+转动延迟）

总线：

根据总线所处位置不同，被分为三种类型，分别为内部总线、系统总线（数据总线（传输数据的）、地址总线、控制总线）、外部总线

系统可靠性分析与设计：

串联系统：R=R1*R2*...*Rn
并联系统：λ=λ1+λ2+...+λn

差错控制：CRC与海明校验码