堆叠式图像传感器概念及发展现状

微信视频号：sph0RgSyDYV47z6

快手号：4874645212

抖音号：dy0so323fq2w

小红书号：95619019828

B站1：UID:3546863642871878

B站2：UID: 3546955410049087

进入2025年，图像传感器技术已成为消费电子、自动驾驶、工业自动化、医疗影像及科学研究等众多领域的基石。随着对成像速度、分辨率、动态范围和智能化需求的不断攀升，传统的平面（2D）图像传感器在性能提升、功耗控制和功能集成方面逐渐遭遇瓶颈。在这一背景下，堆叠式图像传感器（Stacked Image Sensor），也是三维集成技术最先应用的领域，已从前沿概念发展为主流解决方案，深刻地重塑了光电成像技术的格局。本报告将基于现有研究成果，系统梳理堆叠式图像传感器的基本概念与核心内涵，剖析其代表性工作与技术演进脉络，探究其所依赖的核心工艺与工具，并对未来发展趋势进行前瞻性展望。 一、 堆叠式图像传感器的基本概念与核心内涵 堆叠式图像传感器的核心思想是突破传统单片芯片的二维平面限制，通过垂直堆叠的方式，将图像传感器的不同功能模块集成在多个独立的芯片层上。 1.1 定义与三维结构 从物理结构上看，堆叠式图像传感器不再是将像素阵列和处理电路并排布局在同一块硅片上，而是将它们垂直分离、堆叠。一个典型的堆叠式传感器通常至少包含两层芯片：上层是经过优化的像素芯片，负责光电转换，通常采用背照式（Back-Side Illuminated, BSI）工艺以最大化进光量和感光效率 ；下层则是逻辑电路芯片，负责信号处理、数据转换、存储和控制等复杂功能 。这两层或多层芯片通过微凸点（Micro-bumps）或更先进的混合键合技术进行电气连接 。某些更先进的设计甚至包含了三层或更多层的堆叠结构，例如“像素层 + DRAM缓存层 + 逻辑处理层”的架构，以支持超高速数据读出和复杂的图像处理任务 。 1.2 核心内涵：功能分离与工艺优化 堆叠式设计的精髓在于“功能分离与独立优化”。在传统的单片传感器中，像素区域和逻辑电路区域必须共享相同的半导体制造工艺，这导致了性能上的妥协。例如，优化像素性能（如降低暗电流、提高满阱容量）所需的工艺，可能与实现高速、低功耗逻辑电路所需的先进工艺节点（如45nm、65nm）存在冲突 。 堆叠技术彻底解决了这一矛盾。它允许像素层采用最适合光电转换的专用工艺，而逻辑层则可以自由地采用最先进、高密度的数字电路工艺 。这种解耦使得每个功能模块都能达到其性能极限，从而显著提升传感器的整体表现，包括更高的速度、更低的功耗和更高的集成度 。 1.3 性能飞跃与应用拓展 功能分离和三维集成直接转化为一系列显著的性能优势： 高速化：逻辑电路可以设计得更宽、更快，并能集成大容量缓存（如DRAM），从而实现极高的数据吞吐率，支持超高帧率视频录制和高速连拍 。 高功能化：独立的逻辑层为集成复杂的图像处理算法（如高动态范围HDR合成、降噪）、甚至人工智能（AI）计算单元提供了充足的空间，使传感器本身具备了更强的“智能” 。 小型化：通过垂直堆叠，传感器的整体占板面积得以缩小，这对于空间受限的移动设备（如智能手机）至关重要 。 低功耗：采用更先进的逻辑工艺节点可以显著降低信号处理部分的功耗 。 这些优势使得堆叠式图像传感器在智能手机摄像头、专业级相机、高速工业检测、自动驾驶汽车视觉系统等领域得到广泛应用 。 1.4 概念辨析 值得注意的是，应将“堆叠式图像传感器”（Stacked Image Sensor）这一物理结构概念与图像处理领域的“图像堆叠”（Image Stacking）技术区分开来。后者是一种软件或算法层面的技术，通过合成多张在不同时间或不同曝光下拍摄的图像来提升信噪比、扩展动态范围或实现特殊艺术效果，它处理的是传感器输出的数据，而非传感器本身的物理构造 。同样，“传感器叠加”（Sensor Stacking）在某些语境下可能指多传感器数据融合，也与本文讨论的芯片级物理堆叠不同 。 二、 代表性工作及主要技术观点 堆叠技术的发展并非一蹴而就，而是由一系列关键的技术突破和代表性工作推动的。这些工作不仅验证了堆叠架构的优越性，也指明了其技术演进的方向。 2.1 从平面到三维：技术演进的必然性 随着像素尺寸不断微缩至亚微米级别，传统的平面传感器架构面临着严峻挑战。在有限的平面面积内，像素感光区域、存储单元和读出电路相互挤占空间，导致填充因子下降、串扰增加、噪声控制困难等问题日益突出 。业界普遍认为，向三维堆叠架构演进是突破这些“平面化限制”的必然选择 。三维堆叠为像素设计和电路设计提供了更大的自由度，是后摩尔时代延续传感器性能增长的关键路径。 2.2 代表性技术突破：全局快门与超高速成像 堆叠式架构最杰出的成就之一是实现了高性能的全局快门（Global Shutter）。传统的滚动快门（Rolling Shutter）在拍摄高速运动物体时会产生“果冻效应”等畸变。为了实现全局快门，每个像素都需要一个临时存储单元（Storage Node），以便在同一瞬间捕获所有像素的信号。在平面传感器中，为数百万像素都增加存储单元会严重挤占感光面积。而堆叠技术完美地解决了这一问题，它可以在像素层之下专门设计一层电路来容纳这些存储单元，从而在不牺牲感光性能的前提下实现完美的全局快门 。 另一个标志性成果是超高速成像。通过在堆叠结构中集成DRAM高速缓存，传感器可以在极短时间内捕获大量图像数据并暂存，之后再以较慢的速度读出。基于此原理，研究人员已经开发出能以每秒数百万帧速度进行拍摄的堆叠式传感器，例如已有报道的500万帧/秒的3D堆叠图像传感器，为科学研究和工业分析等领域打开了新的大门 。 2.3 主流技术观点：协同进化与功能融合 当前的主流观点认为，堆叠式传感器的价值不仅在于性能的线性提升，更在于它促进了“感知”与“计算”的协同进化。通过将功能强大的逻辑电路与像素阵列紧密集成，传感器正从一个单纯的光信号采集器，演变为一个具备实时处理能力的智能感知系统。这种架构使得高动态范围（HDR）成像、片上降噪、物体检测和识别等复杂任务得以在传感器端高效完成，极大地减轻了后端处理器的负担，并降低了系统延迟 。 三、 核心工艺与关键工具 实现复杂的堆叠式结构，依赖于半导体制造领域一系列尖端的工艺和工具。 3.1 层间互连关键技术：从TSV到混合键合 将不同功能的芯片垂直连接起来，是堆叠技术的核心。主要有两种关键技术： 硅通孔（TSV, Through-Silicon Via）：TSV技术通过在硅晶圆上蚀刻出垂直的微小通道，并填充导电材料（如铜），从而在垂直堆叠的芯片之间建立电气连接。它如同连接摩天大楼不同楼层的“电梯”，是早期和当前许多堆叠式传感器的关键互连技术 。 铜-铜混合键合（Cu-Cu Hybrid Bonding）： 这是比TSV更先进的互连技术。它通过直接将两片晶圆的铜焊盘和周围的介电质材料在原子层面结合起来，实现极其精细和高密度的连接。与TSV相比，混合键合可以实现更小的连接间距（pitch），从而支持更高密度的互连、更小的芯片尺寸和更优异的电气性能 。这一技术正在成为高端堆叠式传感器的首选，因为它为设计提供了更大的灵活性，并能进一步提升集成度 。 3.2 晶圆级堆叠工艺 在制造流程上，堆叠可以通过不同的方式实现，如晶圆对晶圆（Wafer-on-Wafer, WoW）或芯片对晶圆（Chip-on-Wafer）。WoW工艺是将两片完整的晶圆（例如一片像素晶圆和一片逻辑晶圆）对准并键合在一起，然后才进行切割，具有较高的生产效率 。这些先进的封装和键合工艺是实现大规模、高良率生产堆叠式传感器的基础。 3.3 先进工艺节点的融合 如前所述，堆叠式传感器的一大优势是能够融合不同的工艺节点。像素层通常采用专门优化的成熟工艺，以保证低噪声、高灵敏度等模拟性能。而下层的逻辑芯片则可以尽情地采用业界最先进的数字逻辑工艺（如45nm、28nm甚至更先进的节点），以实现更高的计算密度、更快的处理速度和更低的功耗 。这种“混搭”能力是堆叠式传感器技术竞争力的核心来源之一。 四、 未来发展趋势与前瞻 展望未来，堆叠式图像传感器技术正朝着更高性能、更强功能和更深层次集成的方向演进。 4.1 性能维度的持续突破 未来几年，堆叠式传感器将继续在传统性能指标上挑战物理极限。这包括通过优化像素设计和材料，追求更高的分辨率、更高的量子效率和更宽的动态范围。同时，通过改进堆叠架构和互连技术，实现更快的读出速度（数千万帧/秒）和更低的功耗，以满足未来8K/16K超高清视频、虚拟现实（VR）和增强现实（AR）等应用的需求 。 4.2 “感知+计算”的深度融合：迈向智能视觉芯片 堆叠技术为在传感器内部集成强大的计算单元提供了物理空间。未来的发展趋势是将更复杂的处理功能“下沉”到传感器芯片中。这包括： 集成AI加速器：在逻辑层嵌入专用的神经网络（NN）处理器，使传感器能够实时执行图像识别、场景分割、物体追踪等AI任务，实现真正的“片上智能” 。 集成CPU和通信模块： 将微控制器（MCU）甚至更强大的中央处理器（CPU）以及网络接口集成到堆叠中，使传感器成为一个独立的、可联网的智能感知节点 。 这种深度融合将催生出全新的“智能视觉芯片”，它们不仅能“看”，更能“理解”和“决策”。 4.3 功能扩展：超越传统可见光成像 堆叠式平台的灵活性使其能够集成超越传统成像的新功能。未来的传感器将不再局限于二维可见光成像，而是向多模态感知发展： 3D传感集成： 将飞行时间（Time-of-Flight, ToF）或激光雷达（LiDAR）的发射和接收单元与传统图像传感器堆叠在一起，实现单芯片的3D深度感知和2D图像融合 。 事件视觉（Event-based Vision）： 集成事件驱动视觉传感器（EVS），这种传感器异步地报告像素级的亮度变化（“事件”），具有极高的时间分辨率和极低的功耗，非常适合高速运动追踪和监控应用 。 4.4 架构创新与面临的挑战 为了实现上述愿景，新的3D架构将被不断探索 。然而，挑战也随之而来。随着逻辑层计算密度的增加，功耗和散热将成为一个严峻的问题。在不断缩小的像素尺寸下，如何抑制噪声和串扰仍是核心技术难题 。此外，多层堆叠和混合键合的制造复杂性和成本控制，也是决定其能否在更广泛市场普及的关键因素 。 堆叠式图像传感器代表了从二维平面向三维集成的范式转移，是图像传感器技术发展史上的一个重要里程碑。通过将像素和逻辑电路分离并垂直堆叠，该技术不仅突破了传统传感器的性能瓶颈，实现了前所未有的高速、高动态范围和小型化，更重要的是，它为“感知”与“计算”的深度融合铺平了道路。 截至2025年8月，我们看到堆叠技术已经成为高端成像市场的标准配置，并正驱动着智能手机摄影、自动驾驶、工业视觉和科学成像等领域的持续创新。展望未来，随着混合键合等核心工艺的成熟以及AI、3D传感等功能的进一步集成，堆叠式图像传感器必将演化为功能更加强大、智能程度更高的多模态感知平台，继续为人类探索和改造世界提供更强大的“眼睛”。

 

微信视频号：sph0RgSyDYV47z6

快手号：4874645212

抖音号：dy0so323fq2w

小红书号：95619019828

B站1：UID:3546863642871878

B站2：UID: 3546955410049087

 

参考文献链接

堆叠式图像传感器概念及发展现状