瞅瞅~

摘要： 概念 当我们完成一个比较完整的系统的时候，通常需要编写一个Testbench来验证自己的设计的功能能否满足设计要求。在这个系统中通常会有一个top模块来连接那些小的模块，verilog通过实例化的方式来完成这些子模块和顶层模块的连接，然后顶层模块可以由此来调用各个子模块。 用法 调用模块的端口一般有 阅读全文