2017年8月28日
基于Verilog的串口发送程序
摘要： 一、模块框图及基本思路 tx_bps_module:波特率时钟产生模块 tx_control_module:串口发送的核心控制模块 tx_module:前两个模块的组合 control_module:发送控制模块，每秒触发一次发送 tx_top_module:tx_module+control_mo 阅读全文
posted @ 2017-08-28 21:02 笑着刻印在那一张泛黄 阅读(1443) 评论(0) 推荐(0)
基于Verilog的串口接收程序
摘要： 一、模块框图及基本思路 detect_module:检测输入引脚的下降沿，以此判断一帧数据的开始 rx_bps_module:波特率时钟产生模块 rx_control_module:串口接收的核心控制模块 rx_module:前三个模块的组合 control_module2:接受控制模块，不断接收串 阅读全文
posted @ 2017-08-28 20:07 笑着刻印在那一张泛黄 阅读(1612) 评论(0) 推荐(0)
基于Verilog的按键检测实验
摘要： 一、模块框图及基本思路 detect_module:检测按键输入脚的电平边沿变化 delay_10ms_module:延时消抖，输出按键有效信号 debounce_module:前两个模块的组合模块 key_control:按键信号控制Led key_demo:顶层模块 二、软件部分 detect_ 阅读全文
posted @ 2017-08-28 15:25 笑着刻印在那一张泛黄 阅读(2612) 评论(0) 推荐(0)