Xilinx在线调试解决方案

1.整体思路:

vivado工具集成逻辑分析仪(ILA),可用于替换外部的逻辑分析仪

添加ILA核和VIO核实现在线调试

通过JTAG接口和PC调试

2.ILA:监控逻辑内部信号和端口信号,相等于逻辑分析仪

3.VIO:实时监控和驱动逻辑内部信号

4.添加ILA的方法:

(主要方法,推荐)添加ILA IP核,在代码中对ILA IP核进行例化

ScreenShot_20260708_095025749

 

ScreenShot_20260708_095134403

 

【打开硬件管理器】

ScreenShot_20260708_100024673

 【连接下载器】

ScreenShot_20260708_100208222

 【双击系统监控】

ScreenShot_20260708_100322724

 【添加查看芯片内部辅助电压VCCAUX和内核电压VCCINT】

ScreenShot_20260708_100446055

 

ScreenShot_20260708_100743354

 【打开一个工程,以呼吸灯为例子,添加ILA IP核】

ScreenShot_20260708_104400494

 确定要探测的有6个信号,(不探测系统时钟是因为系统时钟作为ILA探测的采样时钟使用)

ScreenShot_20260708_105341346

 ooc添加

ScreenShot_20260708_110927277

 【在呼吸灯里对IP核进行例化】

ScreenShot_20260708_111808506

 

ScreenShot_20260708_112126190

 【生成比特流成功后打开硬件管理器】

ScreenShot_20260708_113318787

 【下载程序】

ScreenShot_20260708_113600456

 

ScreenShot_20260708_113711919

 设置触发条件(可多个)

ScreenShot_20260708_145525663

 可以一次采三个

ScreenShot_20260708_152240401

 查看复位过程的波形,设置条件查看复位信号的上升沿或者是下降沿,点击单次触发键,按动板子上的复位键,查看波形变换

查看资源消耗:LUT查找表,LUTRAM分布式RAM,FF触发器,BRAM块RAM

ScreenShot_20260708_153711938

 不用的时候记得在.v文件里面删除或注释,免得占用资源,然后重新生成比特流,当然增加探针不怎么影响功能运行

(次要方法,推荐)在原理图或者网表文件中添加"mark debug"属性

ScreenShot_20260708_155501061

 假如要查看复位信号

ScreenShot_20260708_155913093

 想要找中间信号在图表文件中不好找,在左边资源框里查找,并核对位宽是否出错

ScreenShot_20260708_160352728

 

ScreenShot_20260708_161146403

 修改过后要重新综合操作

ScreenShot_20260708_161146403

 点击小蜘蛛

ScreenShot_20260708_163048406

 后续操作和方法1一样,关闭可以在xdc文件手动删除后保存,前面对.v文件的修改也删去后保存

ScreenShot_20260708_164154956

 

(次要方法,不推荐)手动在XDC约束文件里编写对应的TCL XDC调试命令

 

posted @ 2026-07-08 16:45  整点薯条拯救一切  阅读(9)  评论(0)    收藏  举报