wishapig

2025年6月26日

摘要：时序电路分析阅读前的提醒时序电路（sequential circuit）输出不仅仅依赖当前的输入，也同时依赖于之前的输入一个时序电路通常由两个部分组成：组合逻辑部分（Combinational Logic）和存储单元（Storage Element），下面是一个图例存储单元：通常使用锁存器阅读全文

posted @ 2025-06-26 20:37 wishapig 阅读(59) 评论(0) 推荐(0)

[笔记] [数字逻辑设计] 内存基础

摘要：内存基础阅读前的提醒 Memory Wall 由于 CPU 和内存的速度差异越来越大，内存会拖慢 CPU 的效率，因此设计出了多级内存的形式一些有关于内存的定义内存（Memory）：一系列储存单元组成的结构，可以用于信息的输入，存储和输出内存组织（Memory Organization）：组阅读全文

posted @ 2025-06-26 20:29 wishapig 阅读(72) 评论(0) 推荐(0)

[笔记] [数字逻辑设计] 寄存器及寄存器传输

摘要：寄存器及寄存器传输阅读前的提醒寄存器一个 \(n\) 位寄存器由若干个触发器（flip-flops）和组合逻辑电路组成其中，寄存器部分用于存储数据，组合逻辑电路部分用于进行数据处理（例如计数，移位等） Registers with Clock Gating 使用 Load 信号作为使能控制寄阅读全文

posted @ 2025-06-26 20:20 wishapig 阅读(60) 评论(0) 推荐(0)

[笔记] [数字逻辑设计] 可编程模块

摘要：可编程模块阅读前的提醒可编程逻辑器件（Programmable Logic Device） Read Only Memory (ROM)：AND 门阵列固定，OR 门阵列可编程 Programmable Array Logic (PAL)：AND 门阵列可编程，OR 门阵列固定 Programm 阅读全文

posted @ 2025-06-26 20:15 wishapig 阅读(24) 评论(0) 推荐(0)

2025年6月25日

[笔记] [数字逻辑设计] 组合逻辑电路设计

摘要：组合逻辑电路设计阅读前的提醒一些技术参数 Fan-in：一个逻辑门的输入个数 Fan-out：一个逻辑门的输出个数（或者说，被输出驱动的负载个数） Propagation Delay：从输入改变到输出改变所需的时间一个逻辑门只能接受有限个输入以及有限个输出 Propagation Delay（阅读全文

posted @ 2025-06-25 21:17 wishapig 阅读(40) 评论(0) 推荐(0)

[摘要] [数字逻辑设计] 阅读前的一些提醒

摘要： 2025.6.24 数逻出分啦，综合分 95，拿到了 5.0 满绩，因为之前复习的时候看着 ppt 写过一些笔记，在获得蔡铭老师同意之后，我决定将这些笔记发布出来，供大家学习参考。笔记中的截图来源于浙江大学蔡铭老师的 ppt，已获得使用许可。（由于一些内容我也不是很懂）这篇笔记难免会有错误或者表阅读全文

posted @ 2025-06-25 21:08 wishapig 阅读(30) 评论(0) 推荐(0)

[笔记] [数字逻辑设计] 组合逻辑器件

摘要：组合逻辑器件阅读前的提醒初级逻辑功能固定值（Value-Fixing）：输出一个固定的 \(0/1\) 传输（Transferring）：将一个信号传递下去取反（Inverting）：将一个信号的取反传递下去使能（Enabling）：控制一个信号是否有效（正逻辑：\(F=X\cdot EN 阅读全文

posted @ 2025-06-25 20:39 wishapig 阅读(13) 评论(0) 推荐(0)

公告