2016年10月17日
ov5640调试过程
摘要： 0. FPGA引脚接上 Reset#,PWDN,XCLK,I2C,ENA(cmos Power enable)，PCLK, HS, VS. 1. 时序，需要写一个coms_ctrl.v满足下面时序要求，使用ENA控制AVDD,DOVDD. 2. i2c地址0x78；这款cmos register和a 阅读全文
posted @ 2016-10-17 18:32 winkle.zhang 阅读(1091) 评论(0) 推荐(0)