摘要：在进行验证已编写过的模块时，我们往往需要一些随机的测试方法来检测隐藏的漏洞。 sv相比于verilog而言，在随机化上则是非常有力，有许多关于随机化的操作。 一 随机数据： 一般而言随机化的操作都是需要封装成为类的。 class Bus; rand bit[15:0] addr; rand bit[ 阅读全文

摘要：外表篇： uvm_do系列宏包括： `uvm_do `uvm_do_pri `uvm_do_with `uvm_do_pri_with `uvm_do_on `uvm_do_on_pri `uvm_do_on_with `uvm_do_on_pri_with 宏的形式记忆： 细心的读者，从上面的排列 阅读全文

摘要：DC的初始化文件.synopsys.dc.setup，该文件是隐藏文件，需要用ls –a显示 1、 综合过程中需要设置和使用的库以及DC的初始化文件 2、 读取行为级描述或网表并进行链接 DC支持多种硬件描述格式， .db .v .vhd等 对于dcsh工作模式来说，读取不同的文件格式需要不同的参数 阅读全文

摘要：简介 WaveDrom是一款Javascript应用程序，它可以用来描述数字时序图，通过自己编写描述的语言实时生成时序图。 第1步：信号含义 {signal: [ { name: "Alfa", wave: "01.0.z1z0.x.=0hlHLud.23456789x" }, ]} 第2步：时钟 阅读全文

摘要：转载：https://zhuanlan.zhihu.com/p/35189753 介绍STA中最基本的概念以及教你如何计算setup，hold slack以及如何计算电路的最高工作频率。 什么是STA(Staic Timing Analysis)? 静态时序分析是用于验证数字设计时序的技术之一 ST 阅读全文