05 2025 档案
摘要：11. 盛最多水的容器 - 力扣（LeetCode） 给定一个长度为 n 的整数数组 height 。有 n 条垂线，第 i 条线的两个端点是 (i, 0) 和 (i, height[i]) 。 找出其中的两条线，使得它们与 x 轴共同构成的容器可以容纳最多的水。 返回容器可以储存的最大水量。 说明
阅读全文
摘要：以下是 0423 机试记录。 图像亮度坐标搜索 给定一张二维图像，图像中每个值表示该坐标下的亮度。现在给定一个亮度值 \(m\)，请返回离图像中心坐标最近的 \(k\) 个亮度为 \(m\) 的坐标 \((x, y)\)。 提示： 图像中元素的坐标范围 \(x : [0, w - 1]\)，\(y
阅读全文
摘要：Vivado 的嵌套 DFX （Nested DFX）功能允许在一个动态重构分区（Reconfigurable Partition，RP）内嵌套一个或多个区域，通过细分器件实现更精细化的重构。该特性允许将 RP 划分为多个子区域，每个子区域均可独立进行部分重构。 目前嵌套 DFX 尚不支持项目模式，
阅读全文
摘要：在 Vivado 的 DFX 设计流程中，通常使用上下文编译方法来运行多个配置，这种方法要求在布局布线阶段加载完整的顶层设计。其基本流程为：首先，Vivado 会运行一个包含静态设计部分与动态重构部分的顶层设计的实现，生成第一个已布线的设计检查点（Design Check Point，DCP）。然后
阅读全文
摘要：本篇博客将介绍如何在 Vivado 项目流程中为可重构模块（Reconfigurable Module，RM）插入调试核心，并利用 Vivado Hardware Manager 进行调试验证。 1. 准备设计文件 从 Xilinx 官网下载官方 DFX 教程设计文件： 下载链接 下载完成后，将文件
阅读全文
摘要：在大型项目中，通常使用 IP 封装来模块化管理设计源代码，从而更方便地组织功能模块与模块间的互联关系。Vivado 从 2021.2 版本开始增强了基于 IP 的项目设计功能，使用户可以更直观地在模块设计（Block Design，BD）中使用 Dynamic Function eXchange（D
阅读全文
摘要：Vivado IDE 提供了完整的图形化流程来实现 Dynamic Function eXchange（DFX）功能。本文将通过一个基于 RTL 的工程，逐步展示如何在项目模式下使用 GUI 工具完成 DFX 设计流程。 1. 准备设计文件 从 Xilinx 官网下载官方 DFX 教程设计文件： 下
阅读全文
摘要：Vivado 提供的 Dynamic Function eXchange（DFX）功能是面向异构计算平台中模块级资源动态调度的重要机制，适用于多任务切换、系统热升级以及异构算力重调度等场景。本实验将介绍 Vivado 中基于 Tcl 脚本实现的 DFX 编译流程。以下是基本流程： 首先，独立综合所有
阅读全文
摘要：AXI4-Stream 是从 AMBA 总线协议家族中专为点对点、高吞吐量数据流设计的接口标准。与面向存储器映射的 AXI4 协议不同，AXI4-Stream 不包含地址信息，仅关注数据的握手与传输，因而更轻量、延迟更低。 1. AXI4-Stream 协议概览 AXI4-Stream 规定了两条单
阅读全文
摘要：AXI4-Lite 是 AXI4 协议的简化版本，主要用于处理简单、低吞吐量的内存映射通信。 1. AXI4-Lite 协议概览 AXI4-Lite 总线聚焦于低带宽的无突发简单事务传输，因此它相比于 AXI4 总线有很大精简，具体表现为：AXI4-Lite 仅支持单次传输、地址对齐访问、简单握手机
阅读全文
摘要：在 AXI4 协议中，为了适应现代 SoC 中复杂且高效的数据传输需求，除了基本的握手机制和通道定义外，还引入了一系列高级传输特性，如突发传输（Burst）、超前传输（Outstanding）、乱序响应（Out-of-Order）、通道交织（Interleaving）、窄传输（Narrow）以及非对
阅读全文
摘要：本文将会介绍 AXI4 总线的基本架构，包括通道、握手机制和事务等。 1. AXI4 总线的读写通道 AXI4 协议规范描述了单个 AXI4 主机与从机之间的接口，这里的主机和从机表示的是需要交换信息的 IP 核心。如果你使用的是 Xilinx 的 FPGA 开发环境，它的环境中提供了 AXI 互联
阅读全文
摘要：本文聚焦于 AXI4 协议中各个通道所使用的具体信号，介绍每个信号的作用、方向、以及在数据传输中的意义。本文主要以 Xilinx 中 AXI Interconnect IP 中实现的信号作为例子，更多的信号定义请参考 AMBA 总线设计文档。 1. 全局信号 全局信号包含时钟信号与全局复位信号。 信
阅读全文
摘要：在当今的系统级芯片（SoC）设计中，模块之间的高效通信是系统性能的关键。为了满足高带宽、低延迟以及模块间复杂通信的需求，ARM 公司提出了AMBA（Advanced Microcontroller Bus Architecture）总线协议家族，其中AXI（Advanced eXtensible I
阅读全文
浙公网安备 33010602011771号