前言

半导体集成电路LSI(Large Scale Integration Circuit)是产业的基石，为电子设备的小型化，高性能化做出来巨大的贡献。随着LSI电路的大规模化，以前需要多个CPU实现的系统，在一块芯片上就能实现。我们把像这样具有CPU的大规模LSI叫做SoC(System on Chip)。用SoC可以开发出像智能手机一样的小型高性能的电器产品。

Soc的设计开发需要：算法设计、硬件结构设计、高位合成、RTL设计、易测试化设计、Layout设计等复杂的设计流程。LSI设计所需要的基于计算机的设计自动化环境叫做EDA(Electronics Design Automation)。随着LSI技术的发展，EDA技术也朝着高集成，高性能的发现进步着。

现在的EDA工具，已经从以前传统的用硬件描述语言HDL(Hardware Description Language)进行硬件的描述、验证、论理合成慢慢向依靠EDA工具自动合成门级RTL电路的设计标准发展。HDL是为了描述硬件的构造和动作而开发的语言，它拥有硬件设计所必须的阶层构造、并行处理、时钟同步、事件、时间等的概念。主要的HDL有两种：VerilogHDl和VHDL。

最近，由于LSI设计大规模化的需要，基于C++发硬件描述而开发的SystemC也渐渐被更多的Soc设计所运用。SystemC能够描述出VerilogHDL所不能描述的更高抽象级的电路。运用SystemC的高抽象级建模技术可以缩短系统验证，系统构造探讨的时间。并且SystemC可以进行系统级的软件硬件的联合仿真。更甚者，依靠像动作合成工具这样更高级的可以自动合成RTL的工具可以实现从SystemC描述到可伦理合成的RTL描述的生成。动作合成工具的发展使SystemC具有的设计大规模Soc的能力。

现在通用的SoC的设计都是模数混合电路，对于一个完整的设计不再只有数字电路，为了使模拟电路的模块化、方便模数混合电路的描述和仿真，一种叫做Verilog-AMS的设计语言也在朝着实用化的方向发展。

现在的SoC或者基于FPGA的硬件设计，已经变得越来越离不开EDA工具的支持，所以对于这些验证、合成工具的理解也是非常重要的。