随笔分类 -  fpga

Verilog的基本语法
摘要：1.标识符 标识符：模块名、变量名、常量名 Verilog是大小写敏感的（a和A是不同的）标识符：任意一组字母、数字、$、_的组合标识符的第一个字母必须是字母或下划线书写标识符时应该简洁明了清晰，最好能够体现含义，如 clk_50M:表示50兆赫兹时钟 cpu_addr:表示CPU的地址线 2.变量 阅读全文
posted @ 2022-06-15 23:09 专注it 阅读(920) 评论(0) 推荐(0)
FPGA开发基本流程
摘要：FPGA的设计流程就是利用EDA开发软件和编程工具对FPGA芯片进行开发的过程。典型FPGA的开发流程一般如图1所示，包括功能定义/器件选型、设计输入、功能仿真、综合优化、综合后仿真、实现、布线后仿真、板级仿真以及芯片编程与调试等主要步骤。 图1 FPGA典型设计流程 1、功能定义/器件选型 在FP 阅读全文
posted @ 2021-01-01 19:39 专注it 阅读(3381) 评论(0) 推荐(0)
电路原理图检查的十大步骤详解
摘要：最近一直在做嵌入式系统，画原理图。最后，为了保证原理图准确无误，检查原理图花费我近两周的时间，在此，把我在检查原理图方面的心得体会总结在此，供大家参考，说得不对的地方欢迎大家指出。 往往我们画完电路原理图后，也知道要检查检查，但从哪些地方入手检查呢?检查原理图需要注意哪些地方呢?下面听我根据我的经验 阅读全文
posted @ 2019-08-07 21:40 专注it 阅读(1995) 评论(0) 推荐(0)
FPGA系列之一：Cyclone V中的时钟资源
摘要：之前的项目中更多的是有师兄提供经验和帮助，追求的是快速上手，所以不管对于硬件电路设计，还是verilog电路编程，甚至是FPGA内部的资源，都没来得及系统地学习，最近在做算法到电路的实现，正好系统学习，将感悟记于此，如有错误，欢迎指出、讨论。 一、关于时钟引脚 FPGA芯片一般有好几组时钟引脚 CL 阅读全文
posted @ 2018-11-04 17:15 专注it 阅读(701) 评论(0) 推荐(0)
FIR滤波原理及verilog设计
摘要：FIR（Finite Impulse Response）Filter：有限冲激响应滤波器，又称为非递归线性滤波器。 FIR滤波器的冲击响应是一个值为滤波器抽头系数的采样序列，其脉冲响应由有限个采样值构成。长度（抽头数）为N+1、阶数为N的FIR系统的转移函数。 FIR滤波器是如何滤波的？ 信号通过一 阅读全文
posted @ 2018-09-03 21:33 专注it 阅读(1816) 评论(0) 推荐(0)
组合逻辑和时序逻辑有什么区别
摘要：根据逻辑电路的不同特点，数字电路可以分为：组合逻辑和时序逻辑。 1 组合逻辑： 组合逻辑的特点是任意时刻的输出仅仅取决于该时刻的输入，与电路原本的状态无关，逻辑中不牵涉跳变沿信号的处理，组合逻辑的verilog描述方式有两种： （1）：always @（电平敏感信号列表） always模块的敏感列表 阅读全文
posted @ 2018-09-02 18:44 专注it 阅读(9726) 评论(0) 推荐(0)
SDRAM基础知识
摘要：SDRAM介绍 SDRAM（Synchronous Dynamic Random Access Memory），同步动态随机存储器。同步是指 Memory工作需要同步时钟，内部的命令的发送与数据的传输都以它为基准；动态是指存储阵列需要不断的刷新来保证存储的数据不丢失，因为SDRAM中存储数据是通过电 阅读全文
posted @ 2018-02-09 17:37 专注it 阅读(2428) 评论(0) 推荐(0)
FPGA三段式状态机的思维陷阱
摘要：用三段式描述状态机的好处，国内外各位大牛都已经说的很多了，大致可归为以下三点: 1.将组合逻辑和时序逻辑分开，利于综合器分析优化和程序维护; 2.更符合设计的思维习惯; 3.代码少，比一段式状态机更简洁。 对于第一点，我非常认可，后两点在Clifford E. Cummings著的(Synthesi 阅读全文
posted @ 2018-01-14 22:46 专注it 阅读(446) 评论(0) 推荐(0)
fpga状态机详解
摘要：什么是状态机：状态机通过不同的状态迁移来完成特定的逻辑操作 状态机的分类：Moore型状态机和Mealy型状态机 Moore型：状态机的变化只与当前的状态有关 Mealy型：状态机的变化不仅与当前的状态有关，还与输入有关 如何创建状态机：状态机的创建可以分为一段式，两段式和三段式 一段式：主要是讲所 阅读全文
posted @ 2018-01-14 22:43 专注it 阅读(1219) 评论(1) 推荐(1)
利用FPGA实现PCI总线接口及Windows驱动实现
摘要：利用FPGA实现PCI总线接口及Windows驱动实现 关于PCI总线协议，资料网上、书本都是。这里我们仅仅对重点对利用FPGA实现PCI总线接口问题进行简单分析。下图是PCI总线接口信号： 配置空间寄存器操作时序如下图： 配置寄存器空间写时序如下图： 依照状态机的编程思路。 部分Verilog代码 阅读全文
posted @ 2017-11-03 07:52 专注it 阅读(3506) 评论(0) 推荐(0)
FPGA作为从机与STM32进行SPI协议通信---Verilog实现
摘要：一．SPI协议简要介绍 SPI，是英语Serial Peripheral Interface的缩写，顾名思义就是串行外围设备接口。SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，现在越 阅读全文
posted @ 2017-10-04 20:16 专注it 阅读(1566) 评论(0) 推荐(0)
Verilog语法
摘要：语法子集很小，易用。 模块：module…endmodule 端口：input,output,inout(双向特殊) inout比较难用，有一张真值表，需要大家观察后书写，基本原则就是输入时一定是高阻态（z），与问号冒号运算符搭配使用。 信号：wire,reg,tri(测试用)… reg与wire常 阅读全文
posted @ 2017-10-03 15:37 专注it 阅读(650) 评论(0) 推荐(0)
跟着我从零开始入门FPGA（一周入门XXOO系列）-1、Verilog语法
摘要：（本连载共七部分，这是第一部分） 作者：McuPlayer2013 （EETOP FPGA版块版主） 原帖地址：http://bbs.eetop.cn/thread-385362-1-1.html） 以下是正文： 这是一个大任务，但我打算只是引门外汉入门，大约7个帖子来完成，一周入门FPGA。1、假 阅读全文
posted @ 2017-10-03 14:28 专注it 阅读(1388) 评论(0) 推荐(0)