FPGA硬件结构——DSP48 Block

Xilinx FPGA中可用的最复杂的计算块是下图所示的DSP48块

DSP48块是嵌入FPGA结构中的算术逻辑单元(ALU)，由三个不同的块组成的链。

DSP48中的计算链包含一个加/减单元，连接到一个乘法器，再连接到最后的加/减/累加引擎。

这条链允许单个DSP48单元实现如下形式的函数：

P=Bx(A+D)+C or P+=Bx(A+D)