摘要:
之前做到了“ELF文件和链接”这一节,今天重新回想一下接着往下做。 发现做到了“用RTL实现最简单的处理器”这里,verilog已经写完了,但是用verilogtor搭建得仿真环境有点问题,明天再研究吧 阅读全文
posted @ 2025-10-12 22:30
veosat
阅读(5)
评论(0)
推荐(0)
摘要:
开一个分类记录一下自己做一生一芯的过程,下面的表格是学习记录。之前已经进行到了ELF文件和链接这一阶段,就先从这一阶段开始记录 周期 日期 计划任务 总时长 任务完成情况 卡了一段时间的bug 记录故事/心情 预学习阶段 2025-10-12 基础阶段 2025-10-13 用RTL实现最简单的处理 阅读全文
posted @ 2025-10-12 21:34
veosat
阅读(21)
评论(0)
推荐(0)
浙公网安备 33010602011771号