之前做到了“ELF文件和链接”这一节,今天重新回想一下接着往下做。 发现做到了“用RTL实现最简单的处理器”这里,verilog已经写完了,但是用verilogtor搭建得仿真环境有点问题,明天再研究吧