[转]FPGA源同步输出时序约束（一）

原文地址：https://blog.csdn.net/huan09900990/article/details/75467849