RFSOC data convert 使用杂记

• data convert 的时钟输入：右下图可以看到，每个tile都可以有自己的时钟输入，pll打上勾就是要启用外部时钟输入，对应的框图上也会出现时钟输入的端口。但是这个端口是不用约束的，他是固定的引脚。
  

• data convert 里，adc的数据是两路输出，dac的输入是一路。这样做ad-da环回的时候就需要做数据重新组合，然后我就发现了 AXI4-stream broadcaster 和 combiner这个两个IP可以把AXIS拆了重组。以为就结束了，结果由于这个两个IP都是组合逻辑，导致数据经常亚稳态然后出错，结果就是dac出来的信号非常差。说到这儿解决方案很明显了，就是打拍，继续使用block design的话还有个AXI4-stream register slice可以用来打拍，但实际上不如自己写个代码方便。