文章分类 -  202405

摘要：本篇文章转载自https://mp.weixin.qq.com/s/RmBNOOMvi3ZnenGvizQ8pA，可去原文查看； 在仿真中，我们会有对信号进行force的操作，从而实现某些特定的功能。但是在仿真波形中，不能直接从波形上看出，这些信号的驱动，是因为前级电路的驱动，还是因为force的原 阅读全文

摘要：通常为了event中能够传输一些信息，我们会首先定义一个uvm_object, 然后在object里面定义需要传输的数据的类型； import uvm_pkg：：*； class cpu_finish_status extends uvm_object； `uvm_object_utils(cpu_ 阅读全文

摘要：1 前言 在soc tb验证环境中，如果不适用VIP发送激励，一般仿真的结束是由rtl中的直接调用$finish结束，而UVM并不知道仿真是什么时候开始结束了，我们可以将仿真的结束由UVM控制，但仍需要知道结束的标志，所以急需要将仿真结束的标志传给UVM中，这里提供两种方法： uvm_config_ 阅读全文

摘要：1 UVM_REG build-in sequence uvm_reg_hw_reset_seq uvm_reg_access_seq uvm_reg_single_access_seq uvm_reg_bit_bash_seq uvm_reg_single_bit_bash_seq uvm_reg 阅读全文

摘要：1 rand and randc 1.1 rand rand：rand修饰的变量，每次随机时都会在取值范围内随取一个值，每次随机的概率都是一样的； rand bit[7:0] a_rand; a_rand的取值范围是0-255，并且每次randomize时，每个被取到的值得概率都是1/256。就像每 阅读全文