2023年7月17日
Verilog语法
摘要： 1、代码$display("%h",14'bx0_1010)的输出结果是（）？ 解答：xxXa 部分比特x态为大写X，全部比特x态为小写x 阅读全文
posted @ 2023-07-17 00:17 Simon-xiaoge 阅读(63) 评论(0) 推荐(0)
校验
摘要： 1、对于奇偶校验，若合法编码中奇数位发生了错误，也就是编码中的1变成0或0变成1，则编码中1的个数的奇偶性就发生了变化，从而可以发现错误，但不能检测出是哪些位出错。 【题目】 解答： ①第四行，odd_bit = ^ input_bus;，即对input_bus每一位按位逐一进行异或（相同为0，不同 阅读全文
posted @ 2023-07-17 00:16 Simon-xiaoge 阅读(169) 评论(0) 推荐(0)