随笔分类 -  FPGA

摘要：使用XPS中建立和导入IP向导，当添加新的设计文件后，在进行综合时编译器会提示找不到module的错误提示：ERROR:HDLCompiler:Instantiating from unknown module ，这里给出解决办法，并分析了XPS的IP外设生成向导所生成的目录和文件，以及它们在这个IP核中所具有的功能 阅读全文

摘要：本小节通过使用XPS中的定制IP向导，为已经存在的ARM 处理系统添加用户自定IP(Custom IP )，了解AXI Lite IP基本结构，并掌握AXI Lite IP的定制方法，为后续编写负责AXI IP打下基础。同时本小节IP定制方法同样适用于MicroBlaze处理系统。 本小节定制的是简单LED的IP，只有一个数据寄存器，向其写值就可以控制8个LED相应亮灭。 阅读全文

摘要：这一节的目的是使用XPS为ARM 处理系统 PS 添加额外的IP。从IP Catalog 标签添加GPIO，并与ZedBoard板子上的8个LED灯相连。当系统建立玩后，产生bitstream，并对外设进行测试 阅读全文

摘要：转自特权同学的博客：http://blog.chinaaet.com/detail/26656.html写得很有感触，给正在找工作或者重新开始找工作的战士们FPGA工程师：持守梦想or屈于现实——2012-04-02于海拔6km之上 昨晚无意间看到一段新闻频道对最近炒得火热的“史上最年轻教授”的专访，倒是他的一位同学对于梦想的“现实版”解说颇有些耐人寻味。大体意思是说“拼了老命考上一所梦寐以求的大学，父母辛辛苦苦交了学费，我们却挑了最容易的学分拿，为了求得一份好工作我们都已经失去了对梦想的追逐”。或许这都是曾经处于就业压力中的我们真实的写照，而在我们如愿拿到了或者如意或者迁就着的offer摸爬 阅读全文

摘要：Verilog中可以使用预处理命令 `include "文件名" 来包含新文件。`include "文件名"的位置需要在 module声明之后。这里举个例子，param.h存放了参数LENTH，顶层mult.v使用了它。mult.v代码如下 1 module mult ( 2 input clk, 3 input rst, 4 input [LENTH-1:0] A, 5 input [LENTH-1:0] B, 6 output [LENTH-1:0] C 7 ); 8 9 `include "param.h"10 11 reg [ 阅读全文

摘要：最近发现了Quartus II的最新版本 （9.0 及以上），在运行SOPC builder的时候，与360软件不兼容的情况。 阅读全文