摘要： 在做算术运算的时候，不可以用std_ulogic_vector，必须是std_logic_vector。 阅读全文

摘要： Error (10773): Verilog HDL error at test.v(275): declaring module ports or function arguments with unpacked array types requires SystemVerilog extensions是因为module的port不允许定义一个寄存器数组，如module test(render_rsn,obj_property,sclk,rsn);reg [31:0] obj_property [9: 0]; 阅读全文

摘要： 一般情况下，系统中统一用posedge，避免用negedge，降低设计的复杂度，可以减少出错。在ModelSim仿真中，时钟是很严格的，但是在真实的晶振所产生的clock却是不严格的，比如高电平和低电平的时间跨度不一样，甚至非周期性的微小波动。如果只使用posedge，则整个系统的节拍都按照clock上升延对齐，如果用到了negedge，则系统的节拍没有统一到一个点上。上升延到上升延肯定是一个时钟周期，但是上升延到下降延却很可能不是半个周期。这都会出现问题。FPGA特有的东西：Global CLK。FPGA内部有专门的CLK“线”，和一般的逻辑门的走法不一样，目的是为了保证整个FPGA片内的时 阅读全文

摘要： 1，不用去换原来yum源，安装后会产生新repo2，epel会有很多源地址，如果一个下不到，会去另外一个下3，更新时如果下载的包不全，就不会进行安装。这样的话，依赖关系可以保重安装epel32位系统选择：rpm -ivhhttp://dl.fedoraproject.org/pub/epel/6/i386/epel-release-6-7.noarch.rpm64位系统选择：1 rpm -ivhhttp://dl.fedoraproject.org/pub/epel/6/x86_64/epel-release-6-7.noarch.rpm导入key：2 rpm --import /etc/pk 阅读全文

摘要： 我下的是mesa3d7.6.1版本的，三个压缩包，一个是mesalib，一个是mesaglut.还有一个是mesademos，编译很好编译，在windows下进去windows文件夹，在mesa和progs文件夹下分别有对应的sln，点进去编译即可，成功后会在mesa7.6.1下的lib文件夹下生成所需要的dll以及lib文件，总共八个。然后调试一些自带的demo，需要添加include，在additional include directories设置为http://www.cnblogs.com/http://www.cnblogs.com/include，工程project file必须 阅读全文

摘要： 最近在看3d图学，看了一堆资料，头昏脑胀，现在想想最好做个总结，也方便以后做项目的时候思维清晰一点。众所周知，OpenGL是一个跨平台的开放的标准，可是微软为了推广他自己的Direct3D标准，在Windows操作系统下只提供了OpenGL 1.1的API，而且还是封装了Direct3D的接口实现的。那如何在windows下实现opengl2.0呢，找了半天貌似opengl的开源实现只有mesa3d，网址http://mesa3d.org/mesa3d的源码非常庞大，读起来很困难，貌似最新的8.0版本的只能在linux下运行，7.0版本的linux，windows都可以用，我下的是7.6.1. 阅读全文

摘要： FPGA学习网站推荐1、一家台湾教育网站：http://home.educities.edu.tw/oldfriend/page53.htm2、很不错的学习网站：http://www.fpga.com.cn/index.htm3、61ic网站有许多免费资源下载：http://www.61ic.com/顺便看到，就贴上来了，由于目前不能上外网，链接是否有效等待检验，以后有问题再改吧...【修改】1. OPENCORES.ORG这里提供非常多，非常好的PLD了内核，8051内核就可以在里面找到。进入后，选择project或者由http//www.opencores.org/browse.cgi/b 阅读全文