• 博客园logo
  • 会员
  • 周边
  • 新闻
  • 博问
  • 闪存
  • 众包
  • 赞助商
  • Chat2DB
    • 搜索
      所有博客
    • 搜索
      当前博客
  • 写随笔 我的博客 短消息 简洁模式
    用户头像
    我的博客 我的园子 账号设置 会员中心 简洁模式 ... 退出登录
    注册 登录
 






zhwh

 
 

Powered by 博客园
博客园 | 首页 | 新随笔 | 联系 | 订阅 订阅 | 管理

2012年9月18日

clk为什么要用posedge,而不用negedge呢?(转)
摘要: 一般情况下,系统中统一用posedge,避免用negedge,降低设计的复杂度,可以减少出错。在ModelSim仿真中,时钟是很严格的,但是在真实的晶振所产生的clock却是不严格的,比如高电平和低电平的时间跨度不一样,甚至非周期性的微小波动。如果只使用posedge,则整个系统的节拍都按照clock上升延对齐,如果用到了negedge,则系统的节拍没有统一到一个点上。上升延到上升延肯定是一个时钟周期,但是上升延到下降延却很可能不是半个周期。这都会出现问题。FPGA特有的东西:Global CLK。FPGA内部有专门的CLK“线”,和一般的逻辑门的走法不一样,目的是为了保证整个FPGA片内的时 阅读全文
posted @ 2012-09-18 21:37 zhwh 阅读(691) 评论(0) 推荐(0)
 
centos 添加第三方源
摘要: 1,不用去换原来yum源,安装后会产生新repo2,epel会有很多源地址,如果一个下不到,会去另外一个下3,更新时如果下载的包不全,就不会进行安装。这样的话,依赖关系可以保重安装epel32位系统选择:rpm -ivhhttp://dl.fedoraproject.org/pub/epel/6/i386/epel-release-6-7.noarch.rpm64位系统选择:1 rpm -ivhhttp://dl.fedoraproject.org/pub/epel/6/x86_64/epel-release-6-7.noarch.rpm导入key:2 rpm --import /etc/pk 阅读全文
posted @ 2012-09-18 10:34 zhwh 阅读(219) 评论(0) 推荐(0)