摘要：设置、库和对象 setup 、library、object Sysnopsys提供了一个例子，在下面的位置： $synopsys/doc/syn/guidelines 首先，可以在.synopsys_dc.setup里面设置库的位置和一些环境变量。里面包括所使用库的位置，DC涉及到几个库文件： 1、 阅读全文

摘要：综合分为三个部分：Synthesis= Translate + Mapping + Optimization。 1、 Translate 是将 HDL转化为GTECH库元件组成的逻辑电路，这步通过read_verilog进行（verilog代码），verilog代码被读入后，将会被自动transla 阅读全文

摘要：本篇章节将对数字电路设计中常用的算法展开详解。 1 德·摩根定律 摩根定律在数学上是一个集合的问题，在数字电路设计是经常会用到，来做一些模型的转换与电路优化。 这两条定律是： 1.(我喜欢你而且你喜欢我）都不成立=(我不喜欢你)或者(你不喜欢我) NOT (A AND B)= (NOT A) OR 阅读全文