摘要: 根据计数器的特征,采用FPGA设计时钟分频以及数据通路选择,从而使得FPGA内部逻辑资源以及引脚得到优化或节省。 阅读全文
posted @ 2014-09-21 14:35 松风残月 阅读(3665) 评论(0) 推荐(0)