摘要：网上找的： Under your Quartus II folder, go to bin->cygwin->bin folder, select the following files in the list below and then right-click and choose Properties. Under the Compatibility tab,check“Run this program in compatibility mode for:” and choose “Windows XP (Service Pack 2)”. Check “Run this p 阅读全文

摘要：推荐一篇很不错的博文，对理解blocking 与 nonblocking等有很大帮助：http://www.cnblogs.com/oomusou/archive/2011/06/25/verilog_strobe.html 阅读全文

摘要：参考： http://www.cnblogs.com/oomusou/archive/2011/12/21/nios2_project_moved.html 昨天看真无双博客，关于“ 如何解決目錄改變時，Nios II project無法編譯的問題? ”但无双前辈用的Nios II Eclipse，跟Nios II IDE操作有点不一样，反正我是没搞懂啦，但无双前辈关于makefile的观点... 阅读全文

摘要：这是一篇转载，以便自己日后查看： http://www.cnblogs.com/LJWJL/archive/2013/01/14/Simulation.html 阅读全文

摘要：Quartus II设计工具支持多种设计输入模型，现通过使用原理图输入设计一个1位半加器，介绍基于Quartus II软件进行原理图设计的基本流程。 1.1建立Quartus II 工程 在进行设计前，一般先建立工作目录，在此设建立的工作目录为E:\My_design\add. 建立工作目录的具体流程如下： (1).启动Quartus II... 阅读全文

摘要：最近看去隔行程序时，想验证下ELA算法，用Modelsim简单的流程可以做到。 1、 打开ModelSim，如果上一次使用ModelSim建立过工程，这时候会自动打开上一次所建立的工程； 2、 点击File->New->Project，如下图： 在Project Name中我们输入建立的工程名，在Project Location中输入工程保存的路径，注意ModelSim不能为一个工程自... 阅读全文

摘要：静态时序分析（Static Timing Analysis---STA)的前提是同步逻辑设计：通过路径计算延迟的总和，并比较相对于预定义时钟的延迟. 一 基础知识 1 同步逻辑延时模型 如上图所示，T = tCO+tDELAY+tSU。时钟周期大于T，触发器正常工作；时钟周期小于T，不满足建立时间，触发器可能经历亚稳态。即最高时钟频率f = 1/T。 若考虑到时钟偏斜skew,则如下图... 阅读全文