摘要: 一、操作系统基础 (一)操作系统的基本概念(二)操作系统发展历程(三)程序运行环境1.CPU 运行模式内核模式,用户模式。2.中断和异常的处理3.系统调用4.程序的链接与装入5.程序运行时的内存映像与地址空间(四)操作系统结构分层,模块化,宏内核,微内核,外核。(五)操作系统引导(六)虚拟机 二、进 阅读全文
posted @ 2023-09-29 13:10 拾一贰叁 阅读(28) 评论(0) 推荐(0) 编辑
摘要: 一、计算机系统概述 (一)计算机系统层次结构1.计算机系统的基本组成2.计算机硬件的基本结构3.计算机软件和硬件的关系4.计算机系统的工作原理“存储程序”工作方式,高级语言程序与机器语言程序之间的转换,程序和指令的执行过程。(二)计算机性能指标吞吐量、响应时间;CPU时钟周期、主频、CPI、CPU执 阅读全文
posted @ 2023-09-28 20:19 拾一贰叁 阅读(24) 评论(0) 推荐(0) 编辑
摘要: 一、线性表 (一)线性表的基本概念(二)线性表的实现1.顺序存储2.链式存储(三)线性表的应用 二、栈、队列和数组 (一)栈和队列的基本概念(二)栈和队列的顺序存储结构(三)栈和队列的链式存储结构(四)多维数组的存储(五)特殊矩阵的压缩存储(六)栈、队列和数组的应用 三、树与二叉树 (一)树的基本概 阅读全文
posted @ 2023-09-27 14:55 拾一贰叁 阅读(39) 评论(0) 推荐(0) 编辑
摘要: 网络层 设计思路:向上指提供简单灵活的,无连接的,尽最大努力交付的数据报服务。 网络层所要完成的任务之一是使异构的网络实现互连。 物理层中继系统:中继器、集线器 数据链路层中继系统:网桥或交换机 网络层中继系统:路由器 网络层以上的中继系统:网关 TCP/IP体系在网络互连上采用的做法是在网络层采用 阅读全文
posted @ 2023-07-21 21:09 拾一贰叁 阅读(84) 评论(0) 推荐(0) 编辑
摘要: 计算机系统的层次结构 硬件和软件系统共同构成了一个完整的计算机系统。 冯·诺依曼机的基本思想——“存储程序” 其特点如下: 采用存储程序的工作方式。 计算机硬件系统由运算器、存储器、控制器、输入设备和输出设备五大部件组成。 指令和数据以同等地位存储在存储器中,形式上没有区别,但计算机应能区分它们。 阅读全文
posted @ 2023-07-17 09:45 拾一贰叁 阅读(132) 评论(0) 推荐(0) 编辑
摘要: I/O接口 I/O接口的功能 IO接口的主要功能有: 进行地址译码和设备选择。(CPU送来选择外设的地址码后,接口必须对地址进行译码,以产生设备选择信息,使主机能和指定外设交换信息。) 实现主机和外设的通信联络控制。(解决主机与外设时序配合问题,协调不同工作速度的外设和主机之间交换信息,以保证整个计 阅读全文
posted @ 2023-07-16 22:13 拾一贰叁 阅读(77) 评论(0) 推荐(0) 编辑
摘要: 总线的概述及特征 总线是一组能为多个部件分时共享的公共信息传送线路,分时和共享是总线的两个特点。 分时:同一时刻,只允许有一个部件向总线发送信息。 共享:总线上可以挂接多个部件,各个部件之间互相交换的信息都可通过这组线路分时共享,多个部件可同时从总线上接收相同的信息。 总线设备(两种) 按其对总线有 阅读全文
posted @ 2023-07-14 22:01 拾一贰叁 阅读(108) 评论(0) 推荐(0) 编辑
摘要: 异常和中断机制 有关异常和中断的基本概念: 由CPU内部产生的意外事件被称为异常,有些教材中也称为内中断;由来自CPU外部的设备向CPU发出的中断请求,被称为中断,通常用于信息的输入与输出。有些教材中也称为外中断。 通常情况下,对异常和中断的具体处理过程,由操作系统(和驱动程序)完成。 异常 异常是 阅读全文
posted @ 2023-07-13 12:23 拾一贰叁 阅读(186) 评论(0) 推荐(0) 编辑
摘要: 指令系统中采用不同寻址方式的目的是() A.提供扩展操作码的可能,并降低指令译码难度。 B.可缩短指令字长扩大寻址空间,提高编程的灵活性. C.实现程序控制. D.三者都正确. 采用不同寻址方式提高了指令译码的复杂度,所以A错。 实现程序控制是通过转移指令而非寻址方式进行的,与寻址方式无瓜。 设指令 阅读全文
posted @ 2023-07-09 11:36 拾一贰叁 阅读(222) 评论(0) 推荐(0) 编辑
摘要: 有效容量为128 KB的cache,每块16B,采用8路组相联。字节地址为1234567H的单元调入该Cache,则其Tag应为()。 字节地址为1234567H,转化成二进制: 0001 0010 0011 0100 0101 0110 0111(一共是28位) 已知cache每块16B,8路组相 阅读全文
posted @ 2023-07-08 17:01 拾一贰叁 阅读(112) 评论(0) 推荐(0) 编辑