2024年5月23日
HDLBits/状态机笔记
摘要： ` module top_module ( input clk, input x, output z ); reg [2:0] s_cur; reg [2:0] s_nex; //传递状态 always@(posedge clk) begin s_cur<=s_nex; end //确定下一状态 a 阅读全文
posted @ 2024-05-23 22:44 snowflakee 阅读(55) 评论(0) 推荐(0)