FPGA的时钟计数和分频

晶振输入为50MHZ=50 000 000HZ

1/50M=0.02s*10^-6 = 2*10^-8= 20us

 

计算1s==(1/0.000 000 02s)个 = 50 000 000 次

 

1s/20ms = 50 000 000/x

x=1 000 000

计数20ms==20ms /20us =1 000 000-1次

 

• 如若分频为6，则

计数0,1,2，在2后翻转电平

或者计算0,1,2,3,4,5，在5时拉高电平

 

• 如若分频为5，则

计数0,1,2,3,4得出两组时钟，分别在上升沿和下降沿

利用上升沿(拉高)和下降沿(拉低)进行奇数分频