摘要： 问题 在布局时，地线太多影响看图，要怎么隐藏掉呢 方法 选中线后，右键设置查看网络，然后将线添加到查看列表，然后查看未布的线设置为无 要重新显示的话： Ctrl+Alt+N打开网络显示设置对话框，或者在选项栏里选中网络，在右边View List窗口中选中你想显示的网络或全部会中都可以，然后点击下面的 阅读全文

摘要： 问题 怎么在layout布局时，对元件进对齐和等间距布局呢？ 方法 关于对齐，鼠标选中多个元件后，邮件直接选对齐就好了，根据需求进行中心或者上下左右对齐(记得要把多个元器件都拖动时候才行) 这个效果有时候不是很好用，还可以通过坐标系来对齐 选中焊盘，查看焊盘的中心坐标，然后一个个手动修改元件坐标 关 阅读全文

摘要： 问题 拉线时，拉出来的线只显示一个细线，但线宽设置时候是设置成够长的 原因 PADS有显示最小线的设置，小于设置时就会显示一个细线，把最小显示线宽改大即可。 阅读全文

摘要： 问题 给芯片或者排针定义引脚网络时一个个画太麻烦，要怎么提高效率 方法 先在设置里选择禁止悬浮连线 通过添加一个辅助排针先自动添加连线再删掉排针，自动生成页间连接符 当然也可以设置成悬浮连线，这样删掉复制排针后留下来的就不是页间连接符而是悬浮连线，手动添加网络名来设置 要对齐的话直接复制、粘贴，然后 阅读全文

摘要： 问题 画好原理图后、想要输出错误报告看看那些引脚漏连或者想看看BOM怎么样要做 方法 选择文件->报告，根据需求输出对应报告即可 阅读全文

摘要： 问题 画原理图时有时候要添加电源符号或者页间符号，这个要怎么做呢？ 方法 在拉线时候右键即可，可以选择添加地、电源、和页间连接符 而要给网络编号、直接选结束，然后双击连线、设置网络名、并打勾网络名标签即可 阅读全文

摘要： 问题 画原理图时默认的图业太小，想换大点怎么办 方法 在工具->选项界面进入设置界面，在这个界面下进行设置 阅读全文

摘要： 问题 QFN封装芯片经常能看到EPAD，这个画PCB时要怎么处理呢 方法 首先是画Logic时，EPAD要作为引脚单独画出来，给予其电气属性方便走线 然后是在画封装时，先通过画铜箔，画出多边形的异形铜箔，然后再添加一个端点，把端点和铜箔通过关联选项给结合在一起就能得到异形焊盘 过孔阵列没办法在画封装 阅读全文

摘要： 问题 有时候画原理图的元件封装，有些引脚没用到或者是接地的，想要隐藏要怎么操作 方法 在定义引脚是将引脚组设置为未使用或者是信号线 如果是信号引脚，那么要在名称里设置好要接入的网络名 在画原理图时，要确保元件特性里设置正确好信号管脚 阅读全文

摘要： 现象 在画原理图元件封装时，定义的端点无法设置属性 原因 画逻辑时候只能定义端点，是没办法设置属性的，只有在编辑元件时才能设置属性 阅读全文