simpleGao

摘要： 问题 画原理图时默认的图业太小，想换大点怎么办 方法 在工具->选项界面进入设置界面，在这个界面下进行设置 阅读全文

摘要： 问题 QFN封装芯片经常能看到EPAD，这个画PCB时要怎么处理呢 方法 首先是画Logic时，EPAD要作为引脚单独画出来，给予其电气属性方便走线 然后是在画封装时，先通过画铜箔，画出多边形的异形铜箔，然后再添加一个端点，把端点和铜箔通过关联选项给结合在一起就能得到异形焊盘 过孔阵列没办法在画封装 阅读全文

摘要： 问题 有时候画原理图的元件封装，有些引脚没用到或者是接地的，想要隐藏要怎么操作 方法 在定义引脚是将引脚组设置为未使用或者是信号线 如果是信号引脚，那么要在名称里设置好要接入的网络名 在画原理图时，要确保元件特性里设置正确好信号管脚 阅读全文

摘要： 现象 在画原理图元件封装时，定义的端点无法设置属性 原因 画逻辑时候只能定义端点，是没办法设置属性的，只有在编辑元件时才能设置属性 阅读全文

摘要： 现象 画原理图的元件封装时，画好的CAE逻辑明明定义里很多端点 但是导入到元件时就都不见了，只剩下个2D线方框 原因 出现这种原因是因为在元件的电气特性里没有定义对应引脚，重新定义了就会重新出现 阅读全文