PADS应用笔记：Logic画元件封装时端点不见了

现象

画原理图的元件封装时，画好的CAE逻辑明明定义里很多端点


但是导入到元件时就都不见了，只剩下个2D线方框

原因

出现这种原因是因为在元件的电气特性里没有定义对应引脚，重新定义了就会重新出现