摘要：参考《AXI Refrence》&&《AXI_V2.0_Protocol》，演示摆脱IPIF core参与的USER IP搭建第一部分为翻译ARM的AXI SPEC，如果没兴趣，请直接跳到第二部分第二部分仍然利用Xilinx建立USER ip, 但是没有采用利用IPIF,而是采用纯VERILOG HDL代码书写避开了复杂的更改文档的步骤，修改VHDL和MPD便于建立大于32个寄存器的axi_lite外设瞻仰下三大总线最具完备性的总线的魅力AXI4 接口类型InterfaceFeaturesAppilicationAXI4Memory Maped 接口，支持突发传输256个数据适 阅读全文

摘要：Zedboard的体系中，ZYQN的外设资源已经很丰富，Xilinx提供大量的基于AXI总线和PLB总线的外设，推荐大家优先Xilinx官方IP，不仅经历过测试和验证，还有完善的文档和驱动。为了进一步丰富ZYQN的生态系统，Xilinx的ZYQN系列的PS部分，开放内部互连，提供一系列接口，便于挂接各类符合总线要求的外设；也为了进一步搭建异构系统，实现三分天下。此外，ALTERA也推出了飓风V的SOPC系列，配置类似ZYQN三部曲大致如下：AXI-LITE基本建立流程和XMD测试方法（协处理加法器的实现）AXI-LITE实用外设开发---AXI-LITE串口开发 （待定）AXI 互连多主机开发 阅读全文

摘要：有幸目睹ZedBoard的芳容，五官的分布比较霸气，尤其是端接电阻的定位异常拉风。参考看看板子的资源PART1---Hardware资源SOC核心：XC7Z020-CLG484-1 （来自xilinx的工程样片--）PS（处理器系统）：Cortex-A9： 高性能的MCU硬核，Zedboard的MCU运行速度最高667MHz丰富外设：UART,I2C，EMC，DDR Controlle，USB（需要PHY），MAC（需要外部PHY）等作为系统的核心，不仅仅自己可以独立工作，也用来编程PL。PL（可编程逻辑）：Xilinx 7系列FPGA，28nm工艺独立的作为FPGA使用，丰富的寄存器，DS. 阅读全文