摘要： 不断的思考才能得到提示 阅读全文

摘要： 写不完的笔试题-1 阅读全文

摘要： gvim的插入、替换、复制、删除等实用技巧总结 阅读全文

摘要： 双端口RAM的verilog实现 阅读全文

摘要： 单端口RAM--verilog实现 阅读全文

摘要： 预置循环计数器--实质为计数。 阅读全文

摘要： 状态机实现售货机功能 阅读全文

摘要： 前文分析请看：https://www.cnblogs.com/shadow-fish/p/13451214.html 快时钟域同步到慢时钟域--单bit同步代码： module test ( input clka, input clkb, input rst, input d_in, output 阅读全文

摘要： 奇数分频电路的代码，有两种情况：①使用带负沿触发的DFF（要求占空比50%），②不使用带负沿触发的DFF； 使用带负边沿触发的：https://www.cnblogs.com/shadow-fish/p/13383903.html 不适用带负边沿触发：实质是向带负边沿触发的DFF靠拢。实验程序为3分 阅读全文

摘要： 快时钟域到慢时钟域的代码补充 阅读全文