会员
众包
新闻
博问
闪存
赞助商
HarmonyOS
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
Risun_Lee
博客园
首页
管理
2021年4月9日
如何将exe应用程序添加到鼠标右键应用程序打开
摘要: 1.新建一个文件sublime.reg文件 2.将下面代码拷贝到sublime.reg并保存 3.双击sublime.reg就OK啦 Windows Registry Editor Version 5.00 [HKEY_CLASSES_ROOT\*\shell\SublimeText 3] @="E
阅读全文
posted @ 2021-04-09 09:47 Risun_Lee
阅读(220)
评论(0)
推荐(0)
2021年3月15日
TI-DSP-C6748-GPIO
摘要: GPIO比较esay,暂不过多说明
阅读全文
posted @ 2021-03-15 13:50 Risun_Lee
阅读(64)
评论(0)
推荐(0)
2021年1月28日
TI-DSP-C6748-UART设备驱动设计
摘要:
阅读全文
posted @ 2021-01-28 20:11 Risun_Lee
阅读(88)
评论(0)
推荐(0)
2021年1月27日
TI-DSP-C6748-UART
摘要: 研究了一下TI-DSP-C6748-UAR:
阅读全文
posted @ 2021-01-27 16:46 Risun_Lee
阅读(104)
评论(0)
推荐(0)
2021年1月25日
【转载】如何使用DSP的cache
摘要: C6747在执行一块算法的执行时间在114ms左右,需求要20ms以下。6000属于分层存储器体系架构,内部RAM跟CPU不同频运行,只有cache使能才跟CPU同频。可能是cache没打开。下面转载一遍文章。非常感谢原创。 处理器中的cache是存放于处理器四周的高速存储器,它可以用来保存运算处理
阅读全文
posted @ 2021-01-25 15:20 Risun_Lee
阅读(668)
评论(0)
推荐(0)
2020年12月15日
【转载】undefined reference to `vtable for’”问题的原因及解决方法
摘要: 来源:https://blog.csdn.net/yelede2009/article/details/65448433/ QT中,类要支持信号与槽机制,需要继承自QObject并在头文件开头添加Q_OBJECT宏. 如果使用QtCreator创建类时,没有选择继承自QObject类或其子类,而在创
阅读全文
posted @ 2020-12-15 18:52 Risun_Lee
阅读(2206)
评论(0)
推荐(0)
2020年9月8日
python 批量修改字符串(文件夹名称、文件名称、文件内容)
摘要: 1 # system module 2 import os 3 import re 4 import tkinter 5 import tkinter.messagebox 6 import tkinter.filedialog 7 import tkinter.ttk 8 import sys 9
阅读全文
posted @ 2020-09-08 09:05 Risun_Lee
阅读(2081)
评论(0)
推荐(0)
2020年8月12日
Sysbios——同步和通信
摘要: Sysbios的同步和通信主要包括队列(Queue)、信号量(Semaphore)、邮箱(Mailbox)、事件(Event)、门(Gates)。 队列-Queue 要点: 1. 基于双向链表实现,可以在任意位置插入或删除元素,并且队列元素没有最大值。2. 要在队列中增加结构体元素,这个元素的第一个
阅读全文
posted @ 2020-08-12 14:52 Risun_Lee
阅读(1742)
评论(0)
推荐(0)
【转载】epoll使用详解(精髓)
摘要: 来源:https://www.cnblogs.com/fnlingnzb-learner/p/5835573.html epoll使用详解(精髓) epoll - I/O event notification facility在linux的网络编程中,很长的时间都在使用select来做事件触发。在l
阅读全文
posted @ 2020-08-12 13:40 Risun_Lee
阅读(443)
评论(0)
推荐(0)
2020年7月6日
第一个FPGA程序——100MHz时钟分频
摘要: 1.源文件 `timescale 1ns / 1ps module first_verilog( input clk, input rst, output reg cycle_20ms ); reg [23:0] cnt_reg ; always @(posedge clk) begin if(rs
阅读全文
posted @ 2020-07-06 15:38 Risun_Lee
阅读(3547)
评论(0)
推荐(0)
下一页