摘要：在高速系统中FPGA时序约束不止包括内部时钟约束，还应包括完整的IO时序约束和时序例外约束才能实现PCB板级的时序收敛。因此，FPGA时序约束中IO口时序约束也是一个重点。只有约束正确才能在高速情况下保证FPGA和外部器件通信正确。 由于IO口时序约束分析是针对于电路板整个系统进行时序分析，所以FP 阅读全文

摘要：时序约束实例详解 本篇博客结合之前的内容，然后实打实的做一个约束实例，通过本实例读者应该会实用timequest去分析相关的实例。本实例以VGA实验为基础，介绍如何去做时序约束。 首先VGA这种情况属于供源时钟情况，不明白供源时钟的可以参看之前博客讲解。首先查看ADV7123的数据手册，查看其时序图 阅读全文

摘要：常用约束语句说明 关于Fmax 上述是实现Fmax的计算公式，clock skew delay的计算如下图， 就是两个时钟的差值。到头来，影响Fmax的值的大小就是组合逻辑，而Fmax是针对最差劲的节点给出的最高频率，而且Tsu会影响Fmax的大小。 那么提高Fmax可以通过两种方法解决：(1)将两 阅读全文

摘要：验证公式正确性 前两篇博客提及了关于时序的建立余量和保持余量的计算。结合实际情况，验证公式的运算正确性。结合之前博客提及的LED实验，看一下建立余量和保持余量是否都合格。 建立余量 图1是最大时钟频率，可以看到完全满足时钟频率要求，高于主时钟运行频率。 图1 最大时钟频率 图2所示建立余量的是时序图 阅读全文

摘要：使用Timequest 笔者对Altera较熟悉，这里以quartus ii中的timequest作为讲解。 Timequest分析时序的核心，也就是在于延迟因数的计算。那么建立约束文件，去告诉timequest，哪个地方有什么样的约束，该怎么进行约束。 之所以要建立相关网表的概念，是因为我们在利用 阅读全文

摘要：谈及此部分，多多少少有一定的难度，笔者写下这篇文章，差不多是在学习FPGA一年之后的成果，尽管当时也是看过类似的文章，但是都没有引起笔者注意，笔者现在再对此知识进行梳理，也发现了有很多不少的收获。笔者根据网上现有的资源，作进一步的总结，希望能够有所帮助。 一个不错的网站，类似于一个手册，随时可以去查 阅读全文